Line-end cutting is a popular technique to create actual routing wires from uniformly dense wires developed by self-aligned double patterning (SADP) process. In sub-7nm technology, pitch between line-end cuts becomes much smaller than the optical resolution limit, and multiple-patterning directed self-assembly lithography (MP-DSAL) is considered as a potential solution for printing cuts. Cut redistribution for MP-DSAL is addressed in this thesis. Some cuts are relocated so that all of them can be clustered and mapped to manufacturable guide patterns (GPs), and GPs are assigned to masks without coloring conflicts. Controlling GP density and minimizing wire extensions are also pursued in the process to avoid cut defect from copolymer fill variation and to limit the impact on circuit timing respectively. The problem is formulated as ILP, and a fast heuristic algorithm is proposed for application to large circuits. Experimental results in 7-nm technology indicate that proposed approaches can resolve unmanufaturable GPs and coloring conflicts. GP density is controlled within a target value; hence, cut defect from copolymer fill variation is not expected.
실제 라우팅 와이어는 자기정렬 이중 패터닝 (SADP) 프로세스로 얻어진 균일 와이어를 라인 엔드 커팅 (line-end cutting)하여 만든다. 7nm급 이하 초미세공정에서 라인 엔드 컷 사이의 피치는 광학 해상도보다 훨씬 작기 때문에 다중 패터닝 직접 자기조립 리소그래피 (MP-DSAL)을 이용한 컷 패터닝이 차세대 해법으로 주목받고 있다. 본 학위논문은 MP-DSAL의 컷 재배치를 다루고 있다. 일부 컷을 재배치하여 모든 컷이 제조가능한 가이드 패턴 (GP)에 매핑되도록 하고, 모든 GP는 색충돌 (color conflict)없이 다중 마스크에 할당되도록 한다. GP 밀도에 따라서 GP 홀 (hole)에 충전된 공중합체 (copolymer) 양이 달라지고, 이것은 컷 패터닝 결함을 발생시키므로 GP 밀도도 제어되어야 한다. 컷 재배치를 위한 배선확장은 회로 타이밍에 영향줄 수 있어 배선확장 최소화도 함께 요구된다. 이 문제는 ILP로 공식화되며 대형 회로에 적용하기 위해 빠른 휴리스틱 알고리즘도 제안된다. 7nm급 회로에서 실험을 통해, 제안방법이 GP 매핑과 다중 마스크 할당문제를 해결함과 동시에 GP 밀도를 목표값 내에서 제어함을 확인하였다.