Guided Image Filter (GIF) finds many applications such as image denoising, matting, dehazing, HDR compression, stereo matching, scene enhancement, and texture classification, for example, due to its edge preservation. For real-time applications an efficient hardware implementation of the GIF is indispensable. Based on analysis, previous implementations focused on reducing the logic complexity but reduction of memory requirement remained unaddressed. Here two memory efficient architectures for implementation of Guided Image Filter (GIF) in Field Programmable Gate Array (FPGA) are proposed. Since the GIF involves six box filters, its memory requirement is very high. To reduce memory requirement it is proposed in the first architecture to use intermediate coefficients (a and b in the algorithm) without taking mean to generate the output when input and guide images are the same. As bit widths of these coefficients are very high, the memory requirement is reduced by 83.33% while maintaining the quality of output image. In this design 31.57% frequency gain is obtained with equal power consumption compared to the state-of-the-art implementation. In the second design,a parallel architecture is proposed to calculate the mean of the intermediate coefficients when input and guide images are different. In this way, the proposed architecture reduces memory requirement by 66.67% with an affordable increase in power and combinational logic. A new two region add and shift-based method to approximate log2 in hardware is proposed to replace complex division operation. The proposed approach results in 81.55% less percentage error and 42.85% less average error compared to previously reported best two region based approximation approaches with comparable area cost and latency . Both proposed designs for the GIF are implemented on Virtex-7 and thoroughly verified.
가이드 영상 필터는 엣지 보존에 사용되는 기술이므로 영상 노이즈 제거, 매팅, 흐릿함 제거, 고감도 다이나믹 범위 압축, 양안시차 거리 인식, 영상 강화, 문자 분류와 같은 많은 어플리케이션에서 요구된다. 실시간 응용 분야들을 위해서 가이드 영상 필터의 효율적인 하드웨어 구현은 필수적이다. 여러 가지 조사에 의하면 이전의 많은 연구들은 연산 복잡도 감소에는 집중하고 있지만 메모리 감소에 대해서는 뚜렷한 성과를 보이지 않고 있다. 본 논문에서는 메모리 효율적인 하드웨어 설계를 필드 프로그래머블 게이트 어레이에 구현하는 두 가지 방법을 제안한다. 가이드 영상 필터는 여섯 개의 박스 필터를 사용하기 때문에 메모리 요구량이 굉장히 많다. 이러한 메모리 요구량을 줄이기 위해 첫 번째로 제안하는 구조는 입력 영상과 가이드 영상이 같은 경우에 평균값을 계산하는 과정 대신에 중간과정 계수 (본 알고리즘에서는 a, b)를 이용하는 것이다. 이러한 계수들의 비트의 크기가 굉장히 크기 때문에 출력 이미지의 화질을 유지함과 동시에 메모리 요구량을 83.33% 로 줄일 수 있다. 이 설계에서는 최신 연구들의 전력 소모량과 비슷하면서 31.57%의 속도 이득을 볼 수 있다. 두 번째 설계는 입력 영상과 출력 영상이 다른 경우에 평균값 계산 과정을 병렬 처리 하는 것이다. 이러한 방법으로 제안하는 구조는 감당할 수 있는 수준의 전력 소모와 조합 로직 수의 증가로 메모리 요구량을 66.67%로 줄일 수 있다. 그리고 로그 계산을 근사화하기 위하여 복잡한 나눗셈 연산을 대체하기 위해 두 부분 덧셈과 이동에 근거한 방법을 제안한다. 제안된 방법에 의한 결과에서는 기존의 최고 수준 방법들에 비해 81.55% 정도 낮은 비율 오류와 42.85% 낮은 평균 오류를 보인다. 두 가지 제안된 가이드 영상 필터는 버텍스7에서 검증되었다.
