A parallel multiplexing method in the synchronous digital hierarchy (SDH) transmission system is considered. Parallel multiplexing methods are necessary in the SDH system because the transmission rate is in the range of Gbps.
More specifically, a parallel reframer and a parallel scrambler are considered for parallel multiplexing in this thesis. Performance of the conventional serial reframe and parallel reframe methods is analyzed and compared based on the Markov chain model. Optimum parameters are obtained from the performance analysis of the parallel reframe method. The parallel scrambler equivalent to a serial scrambler is designed using the C program. The parallel reframer and parallel scrambler considered in this thesis are adopted in the STM-16 system developed in the Electronics and Telecommunications Research Institute.
이 논문에서는 전송속도가 수 Gbps 급에 이르는 동기식 전송장치에서 실제적으로 구현 가능한 병렬 다중화 방식의 프레임 동기 알고리즘과 병렬 스크램블러에 대하여 살펴보았다.
먼저, 프레임 동기 알고리즘에 대하여서는 이제까지 써오던 직렬 프레임 패턴 탐색 방식과 동기식 전송장치에서 쓴 병렬 프레임 탐색 방식과의 차이점을 알아보고 그 성능을 분석하였다. 그 결과 프레임 패턴 비트수가 작으면 병렬 방식의 성능이 떨어짐을 확인하였으나 프레임 패턴 비트수가 16 이상이면 병렬 방식과 직렬 방식 사이에 차이가 없음을 확인하였다. 또한, 성능분석 결과로부터 CCITT 규격에 맞는 성능변수를 얻었다.
다음으로, 병렬 스크램블러 구현에서는 알려져 있는 해석적 방법을 토대로 C 프로그램을 작성하였다. 이 프로그램을 사용하여 동기식 전송장치에서 권고되고 있는 스크램블러와 등가한 임의의 m 비트 병렬 스크램블러를 간단히 구현할 수 있었다.
이 논문에서 살펴본 병렬 다중화 방식은 현재 한국전자통신연구소에서 개발한 STM-16 광전송장치에 쓰이고 있으며 앞으로 개발될 10Gbps 급의 STM-64 전송장치에도 쉽게 응용할 수 있다.
