서지주요정보
저전압 고속 Analog to digital converter의 설계 = Design of low voltage supply high speed analog to digital converter
서명 / 저자 저전압 고속 Analog to digital converter의 설계 = Design of low voltage supply high speed analog to digital converter / 이병우.
발행사항 [대전 : 한국과학기술원, 1994].
Online Access 제한공개(로그인 후 원문보기 가능)원문

소장정보

등록번호

8004792

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 94041

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

A 10-bit pipelined A/D converter is designed with a new architecture. The converter operates at the speed of $20Msamples/\sec$ with the power supply of 3.3V. Differential mode input dynamic range is of -2V∼+2V. It consists of three stage sub A/D converter and digital error correction block. Sub A/D converter is very simple structure with pipelined decoder. And a new high speed Operational Amplifier is proposed, operating at 3.3V power supply. Using the ORBIT 1.2u CMOS parameter, SPICE simulation results show the A/D converter operates at the speed of $20Msamples/\sec$ and power consumption of 100mW with 10-bit accuracy.

서지기타정보

서지기타정보
청구기호 {MEE 94041
형태사항 53 p. : 삽화 ; 26 cm
언어 한국어
일반주기 저자명의 영문표기 : Beaung-Woo Lee
지도교수의 한글표기 : 조규형
지도교수의 영문표기 : Gyu-Hyeong Cho
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 참고문헌 : p. 52-53
주제 Computers, pipeline.
Operational amplifiers.
Electric power consumption.
AD 변환. --과학기술용어시소러스
파이프라인 처리. --과학기술용어시소러스
연산 증폭기. --과학기술용어시소러스
고속 연산 방식. --과학기술용어시소러스
소비 전력. --과학기술용어시소러스
Analog-to-digital converters.
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서