Conventional message passing multicomputers use store-and-forward routing networks and the message transmission time is linearly proportional to the distance of a message transfer, which results a large overhead in interprocessor communications. To overcome those disadvantages, wormhole routing mechanism was proposed, and it is considered as the most promising technique from the view point of the hardware design and the message transmission time which is additive to the distance of a message transfer. In this thesis, the details of the design and implementation of a wormhole router chip for 2-dimensional mesh-connected multicomputer are described.
The wormhole router design is described with VHDL and its logical operation is verified by extensive simulations. The designed wormhole router is implemented using FPGAs(Field Programmable Gate Arrays), XILINX XC3090-PG175. To demonstrate its real operation, 4 node computers and 4 FPGA mesh wormhole routers are interconnected by 2 × 2 mesh. For interconnecting the routers, a routing board containing 4 FPGA wormhole routers is developed. Several communication primitives are programmed and added to the existing kernel of our own parallel computer, K860/32.
The implemented wormhole router operates successfully at 5 MHz clock frequency, and the maximum bandwidth of 20 Mbits/$\sec$ is achieved between communicating nodes. The final goal of our wormhole router is the fabrication of a VLSI wormhole router chip with higher operating frequency, higher bandwidth and wider channels. For an advanced VLSI wormhole router, several design problems and advanced aspects are discussed based on current implementations.
본 논문은, 2차원 메쉬 연결된 메세지 전달형 다중컴퓨터의 연결망에 쓰일 수 있는 웜홀 라우터(Wormhole router)의 설계 및 구현에 대해 다룬다. 예전의 메세지 전달형 다중컴퓨터는, 메세지 전달 시간(Latency)이 전달 거리에 비례하는 특성을 갖는, 저장-전달(Store-and-forward)형 통신 메카니즘을 채용했는데, 이것은 메세지 전달시간을 매우 많이 소모하므로 효율적인 병렬 처리에 큰 부담이 되었다. 이러한 저장-전달형 통신 메카니즘의 단점을 극복하고자 많은 통신 메카니즘이 연구되어 왔다. 그 중, 웜홀 라우팅 메카니즘은, 하드웨어 구현의 간단함과 전달 거리에 거의 무관한 전달 시간등의 관점에서 보아, 대용량 병렬처리 컴퓨터를 위한 가장 유망한 통신 메카니즘이라고 할 수 있다.
한국과학기술원의 컴퓨터공학연구실에서도 새로운 통신 메카니즘을 채용한 통신 라우터의 필요성을 절감하고, 2차원 메쉬에서 쓰일 수 있는 웜홀 라우터를 설계, 구현하기로 결정하였다. 이에, 최종 VLSI 웜홀 라우터 구현에 대한 원형 제작으로써 XILINX사의 FPGA(Field Programmable Gate Array)를 이용한 웜홀 라우터가 설계, 구현되었다. 설계된 웜홀 라우터는 VHDL로 기술되었고 많은 시뮬레이션을 통해 검증되었다. 실제 동작 테스트를 위해, 기존의 K860/32/의 노드보드 4개와, 설계된 FPGA 메쉬 웜홀 라우터 4개를 통합하여, 2 × 2 메쉬로 연결되고, 웜홀 라우팅을 지원하는 메세지 전달형 다중컴퓨터인 MWR-K860/4가 제작되었다. 이를 위해 새로운 라우터 보드가 복잡한 래핑선들로 연결되서 제작되었고, 노드-라우터 인터페이스는 인쇄 회로 기판으로 제작되었다. MWR-K860/4를 위한 새로운 통신 프리미티브가 K860/32의 기존의 커널과 함께 구현되었다. 실제 구현과 실험 결과, 5 MHz의 동작 주파수를 보였고, 이 주파수 하에서 최대 20 Mbits/$\sec$의 대역폭을 얻을 수 있다. VLSI 구현에 의한 보다 진보된 웜홀 라우터의 설계를 위해, 라우터의 성능을 높이기 위한 새로운 설계 문제들이 고찰되었다.
