The existing state assignment algorithms targeting two-level logic imlementation of an FSM(Finite State Machine) usually derive the input constraints and the output constraints from the FSM specification and then search for a code which satisfies the given constraints as many as possible. But such an approach does not always faithfully reflect the whole two-level logic characteristics of a given FSM. Hence, considering constraints only, we cannot get a good estimate of the number of product terms in the final PLA. In this thesis, we propose an improved estimator which is fast enough to be applied in iterative improving methods. The simulated annealing scheme incorporated with the proposed estimator shows good results, and we conclude that such a low-level estimation of the number of product terms is worthy of study.
FSM 의 state encoding 문제를 해결하기 위한 기존의 연구에서는, FSM 의 STT 로부터 input constraint 와 output constraint 를 도출한 다음, 이를 가장 많이 만족하는 code 를 찾는 algorithmic method 가 대부분이었다. 문제로 주어지는 FSM 의 two-level logic 특성을 표현하기에는 기존의 constraint 들로서는 부족하며, 따라서 FSM 을 PLA 로 구현하였을 때의 실제 product term 수를 예측하기가 힘들다. 본 논문에서는 정확하고 비교적 빠른 cost estimation 과 simulated annealing 을 통한 state encoding scheme 을 제안하고 있으며, 이러한 scheme 은 좀 더 연구해 볼만한 가치가 있음을 실험결과를 통해 알 수 있다.
