A lot of efforts were offered in developing efficient design methods of VLSI and system, in order to reduce design time and chip revision cost. However it is difficult to reduce these any more with existing methods. This thesis introduces a board level simulation technique in design methodology of VLSI and system to reduce these with concurrent engineering. As an example of board level simulation, the GISC chip which is a RISC microprocessor and the GISC system which is a graphics system are designed and implemented with validation of timings and functionalities by board level simulation. For board level simulation, models of GISC chip and components on GISC system are developed with concept of stimulus feeding system and result observing system which make simulation efficient and accurate, and make validation guaranteed. Methods to provide accurate timing parameters to the models and to analyze timing requirements are included in these concepts. Board level simulation of GISC chip and system is progressed concurrently with chip design so that it feedbacks functional and timing errors to chip designers and helps them to make perfect chip at a time as well as that perfect system can be designed before the chip is produced, which can prevent chip revision.
VLSI와 시스템을 설계하는 방법에 있어서 설계 시간과 칩을 다시 제작 하는 비용을 줄이기 위해 많은 연구가 수행 되어 왔다. 그러나, 기존의 방법만으로는 이러한 설계 시간과 비용을 줄이기는 어려운 실정이다. 이 논문은 설계 시간과 비용을 줄이기 위해 VLSI와 시스템 설계 방법에 병렬 공학을 적용하는 보드단계 시뮬레이션에 관한 것이다.
이 논문은 보드단계 시뮬레이션의 한 예로 RISC 마이크로프로세서인 GISC 칩과 그래픽 보드인 GISC 시스템을 소개 하며, 실제로 보드단계 시뮬레이션을 사용하여 이들의 동작시간상의 검증과 기능상의 검증을 한 예를 보인다. 보드단계 시뮬레이션을 위해, 입력 공급 시스템과 출력 관찰 시스템의 개념에 의해 GISC 칩과 GISC 보드상의 다른 칩들의 모델이 개발 되었는데, 이들 개념은 시뮬레이션을 효율적이고 정확하게 해주며 검증의 신뢰도를 높이기 위한 것이다. 정확한 동작 시간 정보를 모델에 공급하는 방법과 주어진 동작 시간의 조건을 만족하는지를 분석하는 방법등이 이 개념에 포함된다.
GISC칩과 시스템을 위한 보드단계 시뮬레이션은 칩 설계와 병행 되었으며, 칩이 제조되기 전에 완벽한 시스템이 만들어 지게 했을 뿐만 아니라 칩 설계에 기능상이나 동작 시간상의 잘못된 점을 미리 알려 칩을 재설계하는 일 없이 한번의 설계 만으로 완벽한 칩을 만들게 하였다.
