The code-excited linear prediction (CELP) speech coding algorithm, which reveals very good output speech quality at low bit rates, is suitable for high quality speech communication and storage applications, however, it requires extensive computational complexity to process speech signal. For that reason, it is almost impossible to implement the CELP algorithm is its original form using commercially available digital signal processing (DSP) ships for real-time processing of speech signal. In this thesis work, we propose a reduced complexity CELP speech coding algorithm for real-time implementation using DSP chips and develop a real-time speech input/output system based on the VME architecture.
Since the extensive computational complexity of the CELP coder mainly comes from many iterations of the analysis-by-synthesis loop in the encoding phase, we develop a simplified CELP structure by separating the effects of the pitch prediction filter from codebook excitation signal and backward filtering. Using the proposed CELP structure, we can simplify the iteration loop of the CELP coder and then reduce the computational complexity of the CELP coder significantly. Further reduction of the computation and storage requirement is obtained by using sparse code vectors and the overlaped codebook. In addition, residual shaping is applied in order to improve the output speech quality. Computer simulation is done to obtain the performance of the proposed CELP coding structure. In spite of the significant reduction of the computational complexity, the proposed CELP speech coder yields the comparable subjective output speech quality compared with that obtained from the original full-search CELP coding algorithm, even though the performance of the former in signal-to-noise ratio (SNR) is slightly lower than that of the latter.
For the real-time implementation of the proposed CELP coding algorithm, we program the CELP algorithm by using the assembly language of DSP56001, and verify the operation of the algorithm. Further reduction in computation is necessary in order to implement the CELP coding algorithm in real-time on DSP56001.
낮은 bit rate에서 매우 좋은 음질을 나타내는 CELP 음성 합성 알고리즘은 양질의 음성 통신과 음성 저장의 응용에 적합하지만 음성 신호를 processing 하기위해서 방대한 계산량을 요구한다. 그래서 일반적으로 사용하는 DSP 칩을 이용하여 CELP 알고리즘의 원래 형태로 음성 신호를 실시간으로 구현하기는 거의 불가능하다.
본 논문에서는 DSP 칩을 이용하여 실시간 구현을 위한 계산량 감축 CELP 알고리즘을 제안하고, VME architecture를 바탕으로 한 실시간 음성 입출력 시스템을 구현하였다. CELP coder의 광범위한 계산량은 주로 encoding phase에서 analysis-by-synthesis의 많은 루프에서 오므로 codebook 여기 신호로 부터 pitch 예측 필터의 영향을 backward 필터와 분리하는 단순화된 CELP 구조를 개발하였다. 제안된 CELP 구조를 사용하여 CELP coder의 반복 루프를 단순화시킬 수 있으므로 상당한 계산량 감축을 이룰 수 있다. 더 많은 계산량 감축과 메모리의 요구는 sparse code vector와 overlap codebook 구조를 사용하므로 이룰 수 있다. 또한 출력되는 음성의 질을 향상시키기 위하여 residual shaping 필터를 사용하였다. 제안된 CELP coding 구조의 효율을 얻기 위하여 컴퓨터 simulation을 수행하였다. 계산량의 많은 감축에도 불구하고 제안된 CELP 음성 coder는 원래의 full-search CELP coding 알고리즘으로 부터 얻어진 것과 비교해 볼때 SNR은 낮지만 상당한 주관적 출력 음질의 향상을 이룬다.
제안된 CELP coding 알고리즘을 실시간으로 구현하기 위하여 DSP56001 어셈블러 언어를 사용하여 CELP 알고리즘을 프로그래밍하여 알고리즘의 동작을 증명하였다. DSP56001 상에서 실시간으로 CELP coding 알고리즘을 구현하기 위하여서는 더 많은 계산량 감축이 필요하다.
