It is becoming essential to design a mixed-signal system-on-chip (SoC) based on the intellectual property (IP) due to the rapid time-to-market (TAT) requirement. The IPs have been implemented using various hardware description languages (HDLs) depending on target abstraction levels and signal types with the corresponding resolution. This heterogeneity leads to challenges in simulation to evaluate simultaneously assembled IPs of the prototypes. One traditional solution is to convert related heterogeneous IP models into equivalent models, that are described in a single description language. This conversion approach often requires manual rewriting of existing IPs, and this results in description loss during the model projection due to the absence of corresponding modeling syntaxes. The other solutions are co-simulation/emulation approaches that are based on the coupling of multiple simulators/emulators through connection modules. The conventional methods do not have formal theoretical backgrounds and an explicit interface for integrating the simulator into their solutions. In this dissertation, we propose a formal and distributed co-simulation approach based on the high-level architecture (HLA) and a newly-defined programming language interface for interoperation (PLI-I) between heterogeneous IPs as a formal simulator interface. Based on the proposed PLI-I and HLA, we introduce formal procedures of integration and interoperation. To reduce integration costs, we split these procedures into two parts: a reusable common library and an additional model-dependent signal-to-event (SE) converter to handle differently abstracted in/out signals between the coupled IPs. During the interoperation, to resolve the different time-advance mechanisms and increase computation concurrency between digital and analog simulators, the proposed co-simulation approach performs an advanced
HLA-based synchronization using the pre-simulation concepts. The case study shows the validation of interoperation behaviors between the heterogeneous IPs in mixed-signal SoC design, the reduced design effort in integrating, and the synchronization speedup using the proposed approach.
혼합 신호 SoC 설계에 활동 되는 다양한 이기종 시뮬레이션 모델과 FPGA 에뮬레이션 모델이 결합된 이기종 모델 모의를 위해, 제안하는 코시뮬레이션 방식은 해당 시뮬레이터/에뮬레이터들을 일반화된 결합 라이브러리를 통해 표준 연동 버스(HLA/RTI)에 참여하여 통합 시뮬레이션을 지원한다. 기존의 방식은 적은(2-3가지) 종류의 시뮬레이터 간 연결을 위해 임의로 개발된 연동 버스를 활용하였고, 또한 시뮬레이터와 연동 버스의 명확한 외부 인터페이스가 부재하여 다양한 개수/종류의 시뮬레이터들은 버스 참여 시 각기 다른 임의의 방식으로 버스에 결합되고, 이로 인해 다수의 결합을 위한 모듈이 개발되어 결합 비용이 증가한다. 제안하는 코시뮬레이션 방법은 임의의 결합 방식이 아닌 명확한 시뮬레이터와 연동 버스 간 결합 방식을 제공하고, 이를 위해 표준 연동 인터페이스(HLA interface)를 따르는 연동 버스(HLA/RTI)를 이용, 그리고 HLA interface에 대응하는 시뮬레이터 인터페이스 PLI-I를 제안한다. 시뮬레이터와 표준 연동 버스 간 결합은 PLI-I와 HLA 두 인터페이스의 프로토콜 변환을 통해 이루어진다. 이 때, 이기종 모델 간 주고받는 신호의 타입 일치를 위해 필요한 변환 과정을 제외한 나머지 대부분의 프로토콜 변환 절차가 공통 라이브러리를 통해 수행이 가능하기 때문에, 최소의 노력(신호 변환을 위한 SE 컨버터 구현)으로 코시뮬레이션 환경을 구성할 수 있어, 제안 모의 프레임워크는 결합 비용이 적은 높은 확장성을 제공한다. 디지털과 아날로그 시뮬레이터의 시간 동기화 시 서로 다른 시간 진행 방식 문제를 해결하고 효율적인 동시 실행을 위해, 기존의 pre-simulation 동기화 개념에서 확장 및 개선된 시간 동기화 방식을 제안하고, 제안 프레임워크에 적용하였다. 사례 연구를 통해 확장성과 시간 동기화 방식 개선을 통해 시뮬레이션 수행 시간 감소를 확인할 수 있었고, 이를 위해 제안 코시뮬레이션의 방법의 효과를 확인할 수 있었다.
