The photon counting pixel detectors have several advantages over charge integrating pixel detectors such as signal-to-noise ratio, contrast, dark current, dynamic range, and spectral information. Nevertheless, the charge integrating pixel detectors have been broadly used as a radiation imager for last two decades. The reason why the photon counting detectors have not been widely used is that the photon counting pixel detectors are more complex and expensive than charge integrating pixel detectors. Furthermore, photon counting pixel detectors have a count-rate limitation and limited number of energy channels. The recent development of the room-temperature semiconductor detectors, the fast readout ASICs, and the flip-chip bonding have made possible for the hybrid type pixel detectors to be considered as a next generation imaging device in various radiation imaging fields. In this research, we proposed new schemes, a dual-path readout circuit and a patterned pixel array, to increase the maximum count rates and to obtain more energy bins than the given number of thresholds in a single pixel, respectively. Monte Carlo simulations and experiments with the fabricated ASIC were perfromed to verify proposed ideas.
광자 계수형 픽셀 검출기는 기존의 전하 축적방식의 픽셀 검출기에 비해 많은 장점을 가지고 있다. 그럼에도 불구하고 광자 계수형 픽셀 검출기가 가진 계수율의 한계와 에너지 채널 수의 제한 등 기술적인 문제와, 제작 비용 등의 문제로 지난 20여 년간 여러 분야의 방사선 영상 검출기로 전하 축적방식의 픽셀 검출기가 사용되었다. 최근 상온에서 사용가능한 반도체 검출기 물질의 발전과 접적 회로 기술의 발전, 검출기와 집적 회로간의 결합기술 발전으로 광자 계수형 픽셀 검출기의 경쟁력이 강화되면서 여러 분야에서 차세대 검출기로 주목을 받고 있다. 본 연구에서는 광자 계수형 픽셀 검출기의 계수율 한계와 에너지 채널 수의 한계를 극복하기 위해 두 개의 신호처리 경로를 갖는 판독회로와 패턴화된 픽셀 배열을 제안하고 시뮬레이션과 실험을 통해 이를 검증한다.
