Next generation nonvolatile memories (NVMs) such as a ferroelectric random access memory (FRAM), a phase-change random access memory (PRAM), a resistive random access memory (RRAM), and a magnetic random access memory (MRAM) have attracted considerable attention because of their unique advantages when compared to the a dynamic random access memory (DRAM) and a flash memory. Although they are promising candidates for the NVM, there are unsolved problems for the practical applications.
Among them, the PRAM is based on chalcogenide phase-change materials which have a large electrical contrast between amorphous and crystalline states. A critical issue for the commercialization is high power consumption for the memory operations. In order to achieve the low switching current, the contact area between a phase-change material and a heater should be shrunk through the further scaling-down. However, the conventional optical lithography has been restricted because of the limit of optical resolution. Many researches for the power reduction of PRAMs have been suggested via various methodologies without using high-cost nanoscale lithography. Nevertheless, practical solutions compatible with complementary metal-oxide semiconductor (CMOS) processes have not been reported.
The RRAM is another option for alternating charge-based memories (DRAM and flash memory). The scaling down of the memory cells is very favorable because its principle comes from the formation/rupture of nanoscale conductive filaments (CFs) in the metal-insulator-metal (MIM) structure. However, the random filaments growth in the active metal-oxide layer causes large fluctuations of the resistive switching (RS) parameter such as operating voltages and resistance values. These unanticipated properties may result in the operation error. To resolve this uniformity issue, novel nanoscale approaches are required since the RS mechanism stems from nanosized-phenomenon.
In addition, a flexible electronic system has been widely investigated as the next-generation technology in various areas, ranging from consumer electronics to bio-integrated devices. In particular, a flexible memory is an essential component for fully functional flexible electronics because of its important role in data processing, storage, and communications with external devices. However, there are still some challenges in developing high performance flexible memories compatible with conventional CMOS processes.
Block copolymer (BCP) self-assembly has received a large amount of attention due to their potentials to overcome the challenges of traditional nanofabrication technologies. BCP film processing is scalable below sub-10 nm and low-cost efficiency, and is compatible with current semiconductor fabrication techniques. A solvent-assisted nanotransfer printing (S-nTP) technique based on self-assembled BCP templates was also proposed as a method to establish uniformly aligned nanoscale patterns in desired places such as rigid substrates, plastic films, glasses, curved surfaces, skins, and so forth. Compared to conventional nanotransfer printing (nTP) based on elastomeric mold, the s-nTP process has a number of advantages including high scalability, large-area uniformity, low cost, and versatile process. The s-nTP can easily produce well-defined two- and three-dimensional nanostructures in deep-nanoscale regime (sub-10 nm) with high transfer printing yield. These nanoscaling methods can be combined with various memory devices in order to achieve the performance enhancement and nanopatterning without high-cost optical lithography.
In chapter 2, phase-change memory (PCM), which exploits the phase-change behavior of chalcogenide materials, affords tremendous advantages over conventional solid-state memory due to its non-volatility, high speed, and scalability. However, high power consumption of PCM poses a critical challenge and has been the most significant obstacle to its widespread commercialization. Here, we present a novel approach based on the self-assembly of a BCP to form a thin nanostructured $SiO_x$ layer that locally blocks the contact between a heater electrode and a phase-change material. The writing current is decreased five-fold (corresponding to a power reduction by 1/20) as the occupying area fraction of $SiO_x$ nanostructures is increased from a fill factor of 9.1% to 63.6%. Simulation results theoretically explain the current reduction mechanism by localized switching of BCP-blocked phase-change materials.
In chapter 3, flexible memory is the fundamental component for data processing, storage, and radio frequency communication in flexible electronic systems. Among several emerging memory technologies, PRAM is one of the strongest candidate for next-generation NVMs due to its remarkable merits of large cycling endurance, high speed, and excellent scalability. Although there are a few approaches for flexible PCM, high reset current is the biggest obstacle for the practical operation of flexible PCM devices. In this paper, we report a flexible PCM realized by incorporating nano-insulators derived from a Si-containing BCP to significantly lower the operating current of the flexible memory formed on plastic substrate. The reduction of thermal stress by BCP nanostructures enables the reliable operation of flexible PCM devices integrated with ultrathin flexible diodes during more than 100 switching cycles and 1,000 bending cycles.
In chapter 4, RRAM is a promising candidate for future NVM. RS in a MIM structure is generally assumed to be caused by the formation/rupture of nanoscale CFs under an applied electric field. The critical issue of RRAM for practical memory applications, however, is insufficient repeatability of the operating voltage and resistance ratio. Here, we present an innovative approach to reliably and reproducibly control the CF growth in unipolar NiO resistive memory by exploiting uniform formation of insulating $SiO_x$ nanostructures from the self-assembly of a Si-containing BCP. In this way, the standard deviation (SD) of set and reset voltages was markedly reduced by 76.9% and 59.4%, respectively. The SD of high resistance state also decreased significantly, from $6.3 x 10^7 \Omega$ to $5.4 x 10^4 \Omega$. Moreover, we report direct observations of localized metallic Ni CF formation and their controllable growth using electron microscopy and discuss electro-thermal simulation results based on the finite element method supporting our analysis results.
In chapter 5, $Ge_2Sb_2Te_5-$ based PCMs, which undergo fast and reversible switching between amorphous and crystalline structural transformation, are being utilized for nonvolatile data storage. However, a critical obstacle is the high programming current of the PCM cell, resulting from the limited pattern-size of the optical lithography-based heater. Here, we suggest a facile and scalable strategy of utilizing self-structured CF nano-heaters for Joule heating of chalcogenide materials. This CF nanoheater can replace the lithographical-patterned conventional resistor-type heater. The sub-10 nm contact area between the CF and the phase-change material achieves significant reduction of the reset current. In particular, the PCM cell with a single Ni filament nanoheater can be operated at ultra-low writing current of $20 \mu A$. Finally, phase-transition behaviors through filament type nanoheaters were directly observed by using transmission electron microscopy.
In chapter 6, memristor devices based on electrochemical metallization operate through electrochemical formation/dissolution of nanoscale metallic filaments, and they are considered a promising future NVM because of their outstanding characteristics over conventional charge-based memories. However, nanoscale conductive paths or filaments precipitated from the redox process of metallic elements are randomly formed inside oxides resulting in unexpected and stochastic memristive switching parameters including the operating voltage and the resistance state. Here, we present the guided formation of CFs in Ag nanocone/ $SiO_2$ nanomesh/Pt memristors fabricated by high-resolution S-nTP. Consequently, the uniformity of the memristive switching behavior is significantly improved by the existence of electric field-concentrator arrays consisting of Ag nanocones embedded in $SiO_2$ nanomesh structures. This selective and controlled filament growth was experimentally supported by analyzing simultaneously the surface morphology and current-mapping results using conductive atomic-force microscopy. Moreover, stable multi-level switching operations with four discrete conduction states were achieved by the nanopatterned memristor device demonstrating its potential in high-density nanoscale memory devices.
이 학위 논문은 차세대 비휘발성 메모리인 상변화 메모리와 저항 변화 메모리의 성능을 향상시키기 위해서 나노 재료 기반의 기술을 적용시키는 방법을 설명하고 있다. 전하 기반의 기존의 디램과 플래쉬 메모리의 경우 그 기술이 한계에 다다르고 있으며, 이를 대체할 만한 새로운 비휘발성 메모리들이 요구되고 있다. 그러나, 이러한 비휘발성 메모리들은 해결해야만 하는 몇몇의 난제들이 존재한다. 특히 광학적 노광의 한계를 극복하기 위해서 나노 물질을 이용한 다양한 어플리케이션 등이 제시되고 있다. 하지만 대부분의 나노 물질의 경우 현재의 반도체 기술에 적용하기가 어렵고, 이러한 문제점 때문에 실제로 상업화의 관점에서는 나노 물질 기반의 기술이 높은 잠재력을 보이고 있지 않다. 본 학위 논문에서는 반도체 공정과 호환가능한 블록공중합체 자기 조립 기술, 용매를 이용한 나노전사 프린팅 기술, 그리고 자가성립 나노 필라멘트 패터닝 기술을 효과적으로 비휘발성 메모리에 적용하여 특성을 향상시키는 방법을 제시하고 있다. 또한, 유연 전자기기의 필수적 구성요소인 고성능 유연 메모리를 구현하기 위해서, 이러한 메모리들을 유연한 기판에서 제작하고, 이 또한, 뛰어난 특성을 보인다는 것을 증명하였다.
두 번째 장에서는, 블록공중합체 자기 조립 공정을 통해 실리카 나노 구조물을 상변화 메모리에 삽입시켜 상당한 전력 감소를 할 수 있는 방법을 제시하였다. 매우 잘 정렬된 절연 특성의 실리카 나노 구조물은 상변화 메모리의 히터와 상변화 층 사이의 접촉 면적을 감소시킬 수 있다. 일반적인 상변화 메모리와 비교했을 때, 실리카 나노 구조물이 삽입된 상변화 메모리의 쓰기 전류를 1/5까지 감소시켰으며, 전력 소모는 1/20까지 감소시킬 수 있다. 또한, 시뮬레이션 결과는 이러한 전류 감소 효과를 이론적으로 설명할 수 있었다. 이러한 간단하고 참신한 블록공중합체 자기 조립 기술을 통해서 차세대 비휘발성 메모리의 전력 감소 이슈를 해결할 수 있을 것이라 생각한다.
세 번째 장에서는, 고성능의 유연한 상변화 메모리를 구현하기 위해서 블록공중합체 자기 조립 기술을 적용하였다. 일반적인 유연한 상변화 메모리와 비교했을 때, 블록공중합체 자기 조립 기술을 적용한 유연한 상변화 메모리는 1/4의 전류 감소 효과를 얻을 수 있었다. 또한, 상변화 메모리의 고집적화를 위해서 스위칭 소자로써 고성능 단결정 실리콘 다이오드를 사용하였고, 이는 블록공중합체 기술을 접목한 유연한 상변화 메모리와 결합되었다. 이러한 자기조립 나노 기술은 유연한 차세대 비휘발성 유연 메모리의 구현을 위한 중요한 돌파구를 제공할 것으로 생각되고, 또한 이전에 제시된 롤투롤 블록공중합체 패터닝 기술과 접목되면 유연한 전자기기를 위한 저비용, 대량생산을 위한 잠재력을 제공할 것을 생각된다.
네 번째 장에서는, 블록공중합체 자기조립 나노 기술을 통해서 얻어진 절연 특성의 실리카 나노 구조물을 니켈 산화물 기반의 단극성 저항 변화 메모리에 적용시켜 스위칭 매개 변수의 균일성을 향상시킬 수 있는 방법을 제시하였다. 이러한 아이디어는 매우 작은 절연체에 의한 직접적인 나노 필라멘트의 제어라고 할 수 있다. 블록공중합체 자기조립 기술을 통해 형성된 실리카 나노 구조물이 삽입된 저항 변화 메모리의 경우, 일반적인 저항 변화 메모리와 비교했을 때, 셋과 리셋 전압의 표준편차는 각각 76.9%와 59.4% 감소하였으며, 또한, 고저항 값의 표준편차는 $6.3 x 10^7 \Omega$ ?에서 $5.4 x 10^4 \Omega$?으로 3승정도 크게 감소하였다. 니켈 산화물 안에서의 금속성 니켈 필라멘트의 형성은 고배율 투과 전자 현미경과 에너지 분산 분광기를 통해서 직접 관측되었으며, 균일하게 분산된 실리카 나노닷이 필라멘트가 성장 및 파괴되는 위치를 선택적으로 제어함으로써 신뢰성의 큰 향상을 보여주었다. 또한, 자기 조립된 실리카 나노닷이 삽입된 저항 변화 메모리에서 전계와 온도 분포가 변형되어 전도성 필라멘트를 제어할 수 있음을 전기-열적 시뮬레이션을 통해서 이론적으로 설명하였다. 이러한 블록공중합체 자기 조립 기술의 적용은 저항 변화 메모리에서의 신뢰성 이슈를 해결할 수 있을 것이라 생각된다.
다섯 번째 장에서는, 저항 변화 메모리에서 관측되는 나노 사이즈의 전도성 필라멘트 히터를 이용해서 상변화 메모리의 동작 전류를 매우 감소시킬 수 있는 방법을 제시하였다. 이러한 나노 사이즈의 전도성 필라멘트 히터는 전계에 의한 공공의 이동에 의해서 성장된다. 특별한 나노 패터닝 공정없이 성장된 저항 변화 메모리에서의 나노 필라멘트 히터는 고비용의 노광 공정을 통해서 형성된 히터를 대체하여, 상변화 물질 층에 상당한 열을 발생시킬 수 있다. 이러한 방법은 10 nm 미만의 필라멘트 히터를 사용하여 매우 낮은 전력을 통해서 상변화 메모리의 스위칭이 가능하다. 이러한 나노 필라멘트 히터를 적용한 상변화 메모리의 경우, 리셋과 셋 전류가 매우 작음을 확인할 수 있었다. $2 x 2 \mu m^2$ 전극 면적을 필라멘트 히터 상변화 메모리의 리셋 전류는 $593 \mu A$이며, 이 수치는 38 nm 크기의 일반적인 상변화 메모리의 리셋 전류와 일치하는 값이다. 또한, 오직 한 개의 필라멘트 히터를 가진 상변화 메모리가 제작되었고, 이들의 리셋/셋 전류는 각각 $20 \mu A/13 \mu A$으로 측정되었다. 이러한 쓰기 전류 값은, 현재의 반도체 공정에 적용 가능한 하향식 방법만을 사용하여 제작된 상변화 메모리 중에서 가장 낮은 수치이다. 나노 사이즈의 전도성 필라멘트 히터는 전계를 가했을 때 높은 전류 밀도를 가지며, 이러한 이유 때문에 상변화 물질 층에 상당한 열을 발생할 수 있고, 이는 전기-열적 시뮬레이션을 통해서 증명되었다. 추가적으로, 필라멘트 히터에 의한 상변화 현상을 투과 전자 현미경을 통해서 직접 관측하였으며, 필라멘트와 상변화 물질 층의 접촉 면적은 수 nm까지 작게 형성할 수 있다. 특별한 노광 공정 없이 형성된 이러한 나노 필라멘트 히터는 상변화 메모리의 전력 이슈를 해결하기 위한 중요한 해결책이 될 것이라 생각된다.
여섯 번째 장에서는, 용매를 이용한 고해상도 나노전사 패터닝 기술을 사용하여 10 nm 미만의 실버 나노콘 어레이 구조를 구현하여, $Ag/SiO_2/Pt$ 구조의 멤리스터 소자의 스위칭 매개 변수들의 균일성을 매우 향상시키는 방법를 제시하였다. 본 연구는 매우 집적된 실버 나노콘 어레이를 전계 집중점으로써 사용하여 나노사이즈의 금속성 필라멘트를 선택적으로 형성하는 아이디어로 시작하여 이를 구현하였다. 나노콘 어레이가 없는 일반적인 멤리스터 소자에 비해서 셋과 리셋 전압의 표준편차는 각각 84.7%와 69.6% 감소하였으며, 저항값의 편차도 매우 감소하였다. 전도성 원자간력 현미경을 사용하여 구조와 전류를 동시에 스캔함으로써, 실리콘 옥사이드 고체 전해질안에서의 나노사이즈의 금속성 실버 필라멘트의 선택적인 형성이 직접 확인되었다. 이러한 전도성 필라멘트의 선택적인 제어를 통하여 저항변화 메모리는 뛰어난 신뢰성을 가지게 되고, 이는 4단계의 저항레벨을 재현성, 균일성있게 구현할 수 있었다. 이렇게 뛰어난 다중레벨 메모리 특성은 고밀도와 고집적의 메모리 어플리케이션에 유용한 기술이 될 것이다. 고해상도 나노전사 프린팅 기술을 사용한 어플리케이션은 저항 변화 메모리의 신뢰성 이슈를 해결하기 위한 중요한 해결책이 될 것이라 생각된다.
