서지주요정보
(A) programmable and flexible 10Gb/s transceiver with a FPGA = FPGA를 이용한 프로그래밍 및 유연한 구성이 가능한 10Gb/s 송수신기
서명 / 저자 (A) programmable and flexible 10Gb/s transceiver with a FPGA = FPGA를 이용한 프로그래밍 및 유연한 구성이 가능한 10Gb/s 송수신기 / Han-Ho Choi.
저자명 Choi, Han-Ho ; 최한호
발행사항 [대전 : 한국과학기술원, 2017].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8030717

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 17108

SMS전송

도서상태

이용가능

대출가능

반납예정일

초록정보

Digital design automation software tools have been very successful in achieving performance gains over the past 50 years as system IC density continues to increase. As the design of these mixed signal systems increases, the simulation time for verifying new algorithms becomes a significant part of overall system development time. However, it cannot be accurately verified using existing verification tools. In this thesis, we propose a programmable and flexible 10Gb/s transceiver that is a structure in which all the analog blocks that can be reused are implemented in the IC and the digital blocks that have always been a problem due to the difficulty of verification are implemented in the FPGA as a verification tool of mixed signal systems.

지난 50년동안 시스템 직접회로의 집적도가 꾸준히 증가하면서 성능 향상을 이루어 올 수 있었던 데에는 디지털 설계 자동화 소프트웨어 툴의 공로가 매우 크다. 이러한 혼성회로의 설계가 많아지면서 새로운 알고리즘을 검증하기 위한 시뮬레이션 시간은 전체 시스템 개발 시간의 상당 부분을 차지하게 되었다. 하지만, 기존의 검증 툴을 사용해서는 이를 정확하게 검증할 수가 없다. 이에 본 연구에서는 혼성회로의 검증 툴로써 직접회로와 필드 프로그래머블 게이트 어레이를 결합하여 미세한 조정으로도 큰 문제없이 기존의 블락을 재사용 가능한 아날로그 블락들을 모두 직접회로에 구현하고, 검증이 어려워 항상 문제가 되었던 디지털 블락을 필드 프로그래머블 게이트 어레이에 구현한, 프로그래밍이 가능하면서도 유연한 구성이 가능한 10Gb/s 송수신기를 제안한다.

서지기타정보

서지기타정보
청구기호 {MEE 17108
형태사항 iv, 32 p. : 삽도 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : 최한호
지도교수의 영문표기 : Hyeon-Min Bae
지도교수의 한글표기 : 배현민
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학부,
서지주기 References : p. 29-30
주제 Mixed signal system
IC
FPGA
10Gb/s transceiver
verification tool of mixed signal systems
혼성회로
직접회로
필드 프로그래머블 게이트 어레이
10Gb/s 송수신기
혼성회로 검증 툴
QR CODE qr code