서지주요정보
그래픽스 가속기의 설계 및 제작 = Design and implementation of graphics accelerator
서명 / 저자 그래픽스 가속기의 설계 및 제작 = Design and implementation of graphics accelerator / 방경일.
발행사항 [대전 : 한국과학기술원, 1990
Online Access 원문보기 원문인쇄

소장정보

등록번호

8001045

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 9035

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

This thesis describes the design and simulation of a special purpose hardware architecture(SE: Shading Engine) for fast image generation. The architecture has three major functional blocks: linear interpolator, multiplies and Edge Painting Tree[1]. Linear interpolator with coupled binary tree architecture interpolates functional values of two end points which can be view-depth values or color intensities. Two multiplies compute input valuse of interpolator in parallel. Mask pattern which removes out invalid data is generated by Edge Painting Tree. The prototype SE in this paper is responsible for 64 pixels. Graphics system can be built with several SEs. Since there are no interconnections among the SEs, system can be easily expanded. The bit-serial operation of SE guarantees the feasibility of its VLSI implementation and reasonable cost of making graphics system.

서지기타정보

서지기타정보
청구기호 {MEE 9035
형태사항 [ii], 48 p. : 삽화 ; 26 cm
언어 한국어
일반주기 부록 수록
저자명의 영문표기 : Kyung-Il Bang
지도교수의 한글표기 : 이황수
지도교수의 영문표기 : Hwang-Soo Lee
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 참고문헌 : p. 42-44
주제 Computer input-output equipment.
Image reconstruction.
컴퓨터 그래픽. --과학기술용어시소러스
화상 재생. --과학기술용어시소러스
하드웨어 설계. --과학기술용어시소러스
Computer graphics.
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서