In this thesis, we investigated the design and performance of a local area network interface unit which is compatible to IEEE 802.5 token passing ring networks. First, we considered the implementation problem of a small ring interface unit(S-RIU). Next, we analyzed this system by considering the access waiting time to common memory(CM). Also, we considered the access waiting time to common memory (CM). Also, we considered the access delay to a dualported CM. We compared the performance of the S-RIU with other two single-global bus processor systems by simulation. The simulation results agree with the results of analysis for the access to CM and the processing power. Through these analysises, we showed that the implemented S-RIU structure has better performance than those having the single global-bus architecture. To evaluate the performance in a given network, we calculated the transmission delay through an S-RIU and the token ring network. The result was verified with simulation. Finally, we obtained the end-to-end processing delay by combining the results of processing delay in the S-RIU and the results of the transmission delay in the network. This result shows that the overall performance of the implemented system is mainly dependent on the throughput of the network. As a result, we could find the upper processing bound for normal operation and the maximum traffic intensity which can be supported by the S-RIU in the worst case.
본 논문에서는 IEEE 802.5 token-passing LAN의 규약을 따르는 소용량 망접속기(S-RIU)의 구현과 성능분석에 관하여 연구하였다. 구현된 망접속기는 out-board 방식으로, 지역적으로 분산되어 있는 적은 수의 protocol처리 능력을 갖지 못하는 DTE들을 RS-232C asynchronous serial interface를 통하여 망에 접속시켜주는 기능을 수행하도록 설게되었다. 본 논문의 전반부에서는 구현된 SRIU의 hardware 및 software 구조에 관하여 간략하게 기술하였다.
후반부에서는 구현된 system의 성능분석을 하였다. 우선, multiprocessor system 주된 성능저하 요인인 common memory contention에 관해 분석하고, memory contention을 줄여주는 scheme인 dual-ported common memory에서 엄밀한 access waiting time을 구하였다. System의 성능은 simulation을 통하여 구하고 다른 single-global bus system과 비교하였다. 이 simulation 결과는 common memory access waiting time과 processing-power의 계산결과와 일치하는 것이다. Network의 transfer delay는 S-RIU를 거친 output을 poisson process로 approximate하여 구하고 그 결과를 simulation과 비교하였다. Data traffic이 낮은 경우에 이 결과는 simulation과 거의 같은 값을 나타내나 traffic이 커감에 따라 오차가 더 크게 발생하였다. 끝으로, processor system에서의 delay 결과와 network에서의 delay를 합하여 end-to-end delay를 구하였다. 성능분석의 결과로, 접속 port 수가 적은 system에서, 구현된 S-RIU system이 비교된 다른 두 system보다 우수한 성능을 갖는 것을 알 수 있었다. 전체 system의 성능은 network의 throughput에 좌우되며, 이 system의 processing upper bound도 알 수 있었다.
