A high-resolution capacitance-to-digital converter for pressure-sensing is presented in this thesis. In previous work, differential RC time-delay based capacitance-to-voltage converter was implemented to convert the sensing capacitance value from the transducer into an analog signal. However, it suffered from differential gain nonlinearity caused by common-mode voltage variation, which lead to poor linearity performance. As a solution for the problem, constant-$g_m$ amplifier is required to minimize the differential gain nonlinearity. Also, it does not include analog-to-digital converter that is essential for a complete presure-sensing system. In order to solve these issues, constant $g_m$ amplifier and 2nd-order delta-sigma analog-to-digital converter are introduced.
The constant-$g_m$ amplifier is designed by using a feed-back amplifier, capacitive divider, and source follower. The feed-back circuitry controls the source follower so that the common-mode input voltage of the input differential pair is made to be constant. Also, the feed-back amplifier regulates the source node voltage of the input differential pair, which enables stable constant-$g_m$ operation. The 2nd-order delta-sigma analog-to-digital converter is implemented with VCO-based quantizer and simple delta-sigma feedback loop. By using the inherent 1st-order noise-shaping property from VCO-based quantizer, the noise-shaping order can be easily increased with simple feedback structure. The nonlinear voltage-to-frequency tuning characteristic of VCO is suppressed with high loop gain provided by 1st stage amplifier. The mismatch of current-DAC elements is shaped with the help of intrinsic barrel-shift dynamic element match from VCO-based quantizer.
The prototype chip without constant-$g_m$ amplifier is fabricated in TSMC 0.18$\mu$m CMOS technology. The capacitive sensing analog front-end and 2nd-order delta-sigma analog-to-digital converter consume 19.8$\mu$W and 22.4$\mu$W under 1V supply, respectively. The capacitance resolution is measured to be 136.5aF. The 2nd-order noise-shaping property is clearly observed from the output spectrum of the analog-to-digital converter.
본 논문에서는, 높은 분해능을 가지는 커패시턴스-디지털 변환기를 제안하고자 한다. 미지의 커패시턴스 신호를 감지하기 위한, RC 시간 상수의 차이를 이용한 커패시턴스-전압 변환기가 과거에 제안되었다. 하지만, 이 구조에서는 Common-mode 전압의 변동으로 인한 차동 전압 Nonlinearity 문제가 있었고, 이 문제는 좋지 않은 Linearity 성능으로 이어졌다. 이 문제를 해결하기 위하여, 일정한 $g_m$을 갖는 증폭기가 필요하게 되었다. 또한, 과거에 제안되었던 커패시턴스-전압 변환기는 커패시턴스-디지털 변환기에 필수적인 아날로그-디지털 변환기를 포함하고 있지 않았다. 따라서, 본 논문에서는, 일정한 $g_m$을 갖는 증폭기와 2차 델타-시그마 아날로그-디지털 변환기를 설계하여 커패시턴스-디지털 변환기를 완성하였다.
일정한 $g_m$을 갖는 증폭기는 피드백 증폭기와 Capacitive divider, 그리고 소스-팔로워로 설계되었다. 피드백회로는 소스-팔로워를 조절하여 입력 Common-mode 전압이 일정하게 유지되도록 동작한다. 또한, 피드백 증폭기는 입력 차동쌍의 소스 노드 전압을 일정하게 유지시켜, $g_m$이 일정해지도록 동작한다. 2차 델타-시그마 아날로그-디지털 변환기는 VCO-based quantizer를 이용하여 설계되었다. VCO-based quantizer의 1차 노이즈 쉐이핑 성질을 이용하여, 간단한 피드백 구조로 높은 차수의 노이즈 쉐이핑 차수를 달성하였다. VCO의 Linear하지 않은 전압-주파수 관계는 증폭기를 사용하여 루프 전압 이득을 증가시켜 해결하였다. 전류 디지털-아날로그 변환기의 Mismatch는 VCO-based quantizer에서 제공되는 Barrel-shift dynamic elment match로 해결하였다.
일정한 $g_m$을 갖는 증폭기가 포함되지 않은 커패시턴스-디지털 변환기는 TSMC 0.18$\mu$m CMOS 공정을 이용하여 제작되었다. 아날로그 프론트-앤드에서는 19.8$\mu$W, 2차 델타-시그마 아날로그-디지털 변환기에서는 22.4$\mu$W의 전력을 소모하였다. 커패시턴스 분해능은 136.5aF로 측정되었다. 또한, 2차 노이즈 쉐이핑 성질을 아날로그-디지털 변환기의 출력에서 확인할 수 있었다.
