Computer networks are evolving from fixed infrastructures into applications with multitude of features. Packet processing applications such as intrusion detection, firewalls, monitoring, and encryption have increasing demands and require continuous updates and deployments. At the past, people used expensive network equipment made of special-purpose hardware such as ASICs, but it was difficult to adapt to fluctuating traffic conditions and add new functionalities. With the advent of high-performance commodity hardware and packet I/O libraries, software-based packet processing for multi-10G environments has become feasible. Nevertheless, it remains as recurring challenges to combine and integrate them and optimize the performance for specific applications and hardware such as many-core processors (e.g., GPUs and Xeon Phi co-processors).
In this thesis, we develop a packet processing framework to minimize manual performance tuning efforts. This framework embraces well-known modular abstraction from the Click modular router but hides the details of batching, pipelining, and parallelization optimized for modern hardware. Exploiting parallelism in packet processing, we also design and implement a consistent API for heterogeneous many-core processors. Moreover, our load balancing module achieves the maximum possible throughput in various workload combinations even though application developers have little knowledge on vendor-specific details of many-core processors. As the result, we show up to 80 Gbps throughput on a single x86 machine with two types of accelerators, using sample applications including IP routing and IPsec encryption gateways.
컴퓨터 네트워크는 고정된 기능을 수행하는 인프라에서 점점 다양한 기능을 수행하는 애플리케이션으로 진화 하고 있다. 이미 침입 탐지, 방화벽, 모니터링, 암호화 등 다양한 패킷 처리 애플리케이션들이 사용되고 있으며, 이렇게 고도화된 애플리케이션들은 지속적으로 프로그램을 확장 및 변경해야 한다. 과거에는 고성능을 위해 ASIC과 같은 전용 회로에 기반한 값비싼 네트워크 장비를 사용했지만, 그렇게 특정 기능만 하도록 만들어진 전용 하드웨어로는 트래픽 수요 변화에 유연하게 대응하거나 애플리케이션을 위한 새로운 기능을 쉽게 추가하 기 어렵다는 문제점이 있었다. 최근 들어서야 고성능 범용 하드웨어와 고속 패킷 I/O 라이브러리의 등장으로 수십 Gbps 급의 소프트웨어 기반 고성능 패킷 처리시스템을 만들 수 있게 되었다. 하지만 여전히 실제 애플리케이션에서 성능을 최적화하고 특히 CPU뿐만 아니라 GPU나 Xeon Phi와 같은 매니코어 프로세서들의 성능을 활용할 수 있게 만드는 것은 개발자들에게 반복되는 도전과제로 남아있다.
본 연구에서는 사람의 성능 튜닝 노력을 최소화할 수 있도록 멀티코어 환경에 최적화된 패킷 처리 프레 임워크를 제안한다. 프레임워크에는 이미 잘 알려진 Click 라우터의 프로그래밍 모델을 유지하면서도 현대적 하드웨어에 맞게 일괄처리, 파이프라이닝, 그리고 병렬처리 기법를 적용하였다. 또한, 패킷 처리의 병렬화 가 용이하다는 점을 활용하여, 이기종 매니코어 프로세서를 일관성 있는 API로 활용할 수 있게 함과 동시에 애플리케이션 개발자가 해당 프로세서에 대한 성능 최적화 지식이 적더라도 항상 최대의 성능 대역폭을 보장 해주는 부하분산 모듈을 개발하였다. IP 라우팅과 IPsec 암호화 애플리케이션을 프레임워크 위에 구현하여 2종류의 가속 프로세서가 장착된 단일 x86 서버에서 최대 80 Gbps의 성능을 달성하였다.
