서지주요정보
Collaborative decoding algorithm and architecture for improved low error rate performance of LDPC codes = 저밀도 패리티 체크 부호의 낮은 오류율 성능 향상을 위한 협력 복호 알고리즘 및 하드웨어 구조
서명 / 저자 Collaborative decoding algorithm and architecture for improved low error rate performance of LDPC codes = 저밀도 패리티 체크 부호의 낮은 오류율 성능 향상을 위한 협력 복호 알고리즘 및 하드웨어 구조 / Soonyoung Kang.
저자명 Kang, Soonyoung ; 강순영
발행사항 [대전 : 한국과학기술원, 2016].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8029850

소장위치/청구기호

학술문화관(문화관) 보존서고

DEE 16062

SMS전송

도서상태

이용가능

대출가능

반납예정일

초록정보

Trapping sets strongly degrade performance of low-density parity-check (LDPC) codes in the low error rate region. This creates significant difficulties to the deployment of LDPC codes to low-error-rate applications like storage and wireless systems with no or limited retransmission options. This dissertation proposes a novel technique for breaking trapping sets based on collaborative decoding that utilizes two different decoding modes. While the main decoding mode executes message passing based on the original parity check matrix of the corresponding LDPC code, the sub-decoding mode operates on a modified parity check matrix formed by removing a portion of check nodes in the factor graph representation of the given code. The modified parity check matrix is designed to promote a passing of correct information into erroneous variable nodes in the trapping set. Theoretical properties of the proposed trapping-set-breaking technique have been established based on the notion of the improved separation for the trapped variable nodes. Simulation results show that the proposed collaborative LDPC decoding effectively breaks dominant trapping sets of various known types of regular and irregular LDPC codes. This dissertation also provides a hardware implementation of a bi-mode LDPC decoder based on the collaborative decoding. Implementation of the bi-mode collaborative decoder only requires a small number of additional hardware components to the conventional single decoder. For a (2048,1723) regular code, the bi-mode decoder requires 4% and less than 1% overhead for memory and logic, respectively.

트랩핑셋은 저밀도 패리티 체크 부호의 낮은 오류율 성능을 악화시키는 원인으로 알려져 있다. 오류마루라고 일컬어지는 이러한 특징은 낮은 오류율 성능을 요구하는 무선통신, 저장장치 등의 실제 기술에서 저밀도 패리티 체크 부호를 활용하기에 큰 걸림돌이 되고 있다. 본 논문은 협력 복호 방식을 활용해서 트랩핑셋과 오류마루 현상을 해결하는 방법을 제시한다. 협력 복호기는 주복호기와 부복호기로 이루어져 있으며 주복호기는 저밀도 패리티 체크 부호의 원래 패리티 체크 행렬을 기반으로 동작하는 반면 부복호기는 변형된 패리티 체크 행렬을 기반으로 동작한다. 변형된 패리티 체크 행렬은 원래 패리티 체크 행렬의 일부 행이 지워진 형태로써 트랩핑셋에 포함된 오류에 좋은 정보를 전달해 결과적으로 트랩핑셋을 해결하는 역할을 한다. 본 논문에서는 변형된 패리티 체크 행렬을 기반으로 한 부복호기가 트랩핑셋에 포함된 오류를 고치는 것을 수학적 검증 과정을 통해 증명한다. 또한 시뮬레이션을 통해 제안하고 있는 협력 복호기가 기존의 저밀도 패리티 체크 부호의 낮은 오류율 성능을 효과적으로 강화시키는 것을 보인다. 본 논문은 또한 협력 복호 방식으로 동작하는 이중 모드 복호기의 하드웨어 구조도 소개한다. 이중 모드 복호기는 협력 복호의 주복호와 부복호를 구현하기 위해 주복호 모드와 부복호 모드의 두 가지 모드로 동작한다. 이중 모드 복호기는 기존의 저밀도 패리티 체크 디코더에 몇 개의 간단한 하드웨어 요소를 추가함으로써 구현이 가능하다. 구현 결과에 따르면 (2048,1723) 부호에서 이중 모드 복호기는 기존 복호기 대비 4%의 추가 메모리를 요구하며 1% 미만의 추가 논리게이트를 요구한다.

서지기타정보

서지기타정보
청구기호 {DEE 16062
형태사항 iii, 46 p. : 삽도 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : 강순영
지도교수의 영문표기 : Jaekyun Moon
지도교수의 한글표기 : 문재균
수록잡지명 : "Breaking the Trapping Sets in LDPC Codes: Check Node Removal and Collaborative Decoding". IEEE Transactions on Communications, v.64.no.1, pp.15-26(2016)
학위논문 학위논문(박사) - 한국과학기술원 : 전기및전자공학부,
서지주기 References : p. 42-44
주제 low-density parity-check codes
error floor
trapping set
collaborative decoding
iterative decoder architecture
저밀도 패리티 체크 부호
오류 마루
트랩핑셋
협력 디코딩
반복 복호기 구조
QR CODE qr code