Semiconductor devices have been developing with reduced design rules, increased density, and improved performance. Device size is at the limit of lithography techniques-20 nm technology. In such nanosized devices, the interfaces and crystalline defects are strongly in need of control. The manufacturing process for fabricating phosphorus (P) doped polysilicon (poly Si) and silicon (Si) selective epitaxial growth (SEG) plugs continues to receive more attention as a key factor for high-performance semiconductor devices. Native oxide removal prior to Si contact and crystal defect curing of defective Si contact is the most critical technology to ensure process and device performances for dynamic random access memory (DRAM), flash memory, and logic device.
In this research, three big categories of analysis were organized to provide high quality P-doped Si thin film for reliable poly Si plug module in memory and logic device. The first is the investigation of the interface characterization in Si thin film/Si substrate by taking account of surface chemical state after dry cleaning process, including the subsequent Si growth behavior. The second is the experimental results and the proposal of mechanism about the planar defect annihilation of P-doped Si thin film through post heat treatment, which is deposited on damaged Si surface. Finally, the third is dynamical study about the crystallization behavior and planar defect generation/annihilation behavior of P-doped Si by real time in-situ TEM (Transmission electron microscopy). The detailed accomplishments are listed as follows.
First, dry cleaning process for interfacial oxide removal has attracted a world-wide attention due to its superior passivation properties to conventional wet cleaning processes. Thus, the surface states of Si substrate after dry cleaning process and the role of atomic elements including fluorine and hydrogen on the properties of subsequent deposited Si layer were investigated using SIMS (Secondary-ion mass spectroscopy), XPS (X-ray induced photoelectron spectroscopy), HR-TEM (High resolution transmission electron microscopy), and FT-IR (Fourier transform infrared spectroscopy) analysis. The amounts of residual fluorine on the Si surface after dry cleaning are a key factor for maintaining clean interface. The mechanism of native oxide re-growth caused by residual fluorine after dry cleaning is proposed based on analytical results.
Second, the planar defect behavior and P diffusion of P-doped Si thin film on mono-crystalline Si with annealing was investigated. It is observed that as-deposited P-doped Si thin film on Si substrate crystallizes with many planar defects, such as stacking faults and twin boundaries, due to interface defects. From SIMS analysis of post-annealed samples, it is estimated that P atoms are segregated to the planar defects at as-deposition and diffuse out the Si substrate at $600^circ C$ . The solubility of P atoms has an influence on the rearrangement of Si atoms, which leads to the annihilation of the defects in the deposited Si thin film. The concentration of P atoms in Si thin film increased proportionally with temperature and vacancy generation in Si thin films was promoted by a P solubility increase, and the planar defects were eliminated by Si self-diffusion through the vacancies.
Third, the crystallization and planar defect generation/annihilation behavior of P-doped Si were investigated by real time in-situ TEM. Nucleation is taking place primarily at the a-$Si/SiO_2$ interface by interface stress at low temperature, while nucleation on the top surface generates at high temperature due to high concentration of P on top surface. In addition, by studying for defect annihilation behavior of P-doped a-Si on Si substrate with imperfect surface state, the planar defects started to vanish at $750^circ C$ . In comparison to the case of undoped poly whose planar defects start to remove at above approximately $1000^circ C$ , the defect annihilation of P-doped Si at low temperature can be explained to be associated with P segregation at the top surface by P diffusion during heat treatment. Therefore, we suggest that the high concentration of P at top surface enhances the Si self diffusion at that area, which lead to activate Si atom movement and finally, annihilate planar defects.
고집적 반도체는 PC 와 모바일 제품의 핵심 부품에서 Big data 서버, 사물인터넷 및 인공지능 분야까지 쓰임새가 확대되고 있고, 21세기에 들어서도 학계와 산업계의 끊임없는 연구 개발로 고속화, 고밀도화 및 저전력화 기술이 접목된 디바이스가 상용화되고 있다. Design rule 100 nm급 디바이스 개발 당시 물리적 한계로 더 이상의 고집적화는 어려울 것이라는 전망이 팽배했으나, $1 \times nm$ 급 디바이스가 양산화되는 등 예상과는 달리 제품 개발이 계속되면서 요소 기술의 중요도가 더욱 높아졌다. 그 동안 우수한 특성을 갖는 많은 대체 물질들이 연구되었지만, 양산 제품에는 여전히Cost 저감 가능한 Si 기반 물질이 중점으로 사용되고 있다. 그 중 고속, 저전력 및 고신뢰성 구현을 위한Si plug 기술은 미세화되어 가는 디바이스의 특성을 좌우하는 Key 기술이다. 따라서, 본 연구에서는 Si plug 용 건식 계면 세정을 적용한 인 도핑된 폴리실리콘 박막의 물리/화학/전기적 특성 변화 및 후속 열처리 공정에 의한 미세구조 변화를 관찰하고 열처리에 의한 면결함 소멸 메카니즘을 제시하였다..
Si plug 크기가 감소하면서 고종횡비 컨택 형태의 Si plug 특성은 기판 Si 과의 계면 상태에 매우 민감하게 변동한다. 따라서 최근에는 기존 습식 방식보다 세정능력이 우수한 건식 세정 방법이 적용되고 있어, 기판 실리콘 위에서 건식 세정 전후로 폴리실리콘 증착하여 물리/화학적 변화을 관찰하였다. 그 결과, 미세정 샘플에서는 1 nm 수준의 표면 산화막이 잔존하여 비정질 Si 증착되었으나, 건식 세정 $(1^{st} process)$ 후에는 면결함이 포함된 결정질 Si 이 성장하였고, 세정 조건 최적화 $(2^{nd} process)$ 시 면결함없는 고품질Si 결정이 성장하였다. 미세정 샘플의 표면은 contact angle $3.4 ^\circ$ 로 친수성 표면이었으나 $2^{nd}$ process세정후 $86.8 ^\circ$ 로 강소수성으로 SIMS, XPS 및 FT-IR 분석으로 표면 산화막이 제거되고 Si-H 결합만 존재하는 표면임을 밝혀내었다. 그러나, 계면 세정이 최적화되어 있지 않은 경우 $(1^{st} process)$ 에는 표면의 contact angle 이 $49.1 ^\circ$ 로 약소수성으로 기판 표면에서 $SiO_3-H$ 결합 및 Si-H 결합이 모두 관찰되었다. 이는 건식 세정시 잔존하는 F 이온 영향성으로 전기음성도가 큰 F (4.0) 이 Si (1.7) 표면과 결합하면서 형성된Si-F 표면 분극이 대기중 OH 등과의 재산화 반응을 촉진시키는 것으로 판단된다. 추가로 $2^{nd}$ process 적용된 컨택 저항은 $1^{st}$ process 대비 2 order 이상 감소하여 전기적 특성도 우수함을 확인하였다.
그러나, 실제 디바이스에서는 수 giga bit 의 Si plug 품질을 동일하게 유지하기 매우 힘들다. 따라서, 국부영역에 저품질 Si plug 가 생성되어 저항성 불량의 원인이 된다. 따라서 저품질 Si plug 의 재생 방법을 모색하기 위해 단막질로 모사하여 후속 열처리 공정에 의한 거동을 관찰하고 분석하였다. 모사 박막은 고분해능 전자현미경 분석시 계면에 산화물이 국부적으로 잔존하였고 stacking fault 및 twin 과 같은 면결함을 함유한 Si 결정질 박막이었다. 그러나 후속 $N_2$ 열처리시 $400^\circ C$, 30분까지는 결정학적 변화가 없었으나 $600^\circ C$ , 30분 후에는 면결함이 95% 이상 소멸됨을 확인하였다. 추가로 열처리 전후SIMS 및 APT 분석시 $400^\circ C$ 까지는 박막내 인은 고에너지 상태인 면결함상에 분포되어 있다가 $600 ^\circ C$ 열처리로 면결함 소멸됨과 동시에 기판 쪽으로 확산됨을 알 수 있었다. 문헌에 의하면 Si 결정결함은 $1000^\circ C$ 의 고온 열처리시 소멸되게 되는데, 그에 반해 인 도핑된 Si 의 면결함 소멸이 상대적으로 저온에서 발생한 이유는 열처리 온도 증가에 따라 Si 박막내 인 고용도 증가로 박막내 vacancy 가 생성되고, 생성된vacancy 를 통한 Si self diffusion 이 증가되기 때문으로 판단된다.
마지막으로 인 도핑된 Si 의 결정화 및 면결함의 소멸/생성 거동의 이해를 위해 히팅 홀더를 이용하여 실시간 전자현미경 관찰하였다. $SiO_2$ 층 위에 증착된 비정질 인 도핑된 Si 샘플은 $690 ^\circ C$ 에서 결정핵이 $Si/SiO_2$ 계면에서부터 생성되었고 결정핵 생성 직후에는 0.62 nm/s 속도로 수평방향으로 결정 성장하다가 100 s 후 0.20 nm/s 로 감쇄하였다. 다른 site 에서 추가 핵생성이 일어나지 않고 성장만 일어난 것은 인 도핑 Si 의 결정화 Ea 3.3 eV 대비 성장 Ea 가2.6 eV 로 낮기 때문으로 추정된다. 그러나 $750^\circ C$ 까지 승온시 Si 박막 표면에서도 핵생성 및 결정성장이 관찰되었는데, 이는 박막내 인이 표면으로 확산되어 표면 핵생성 Ea 감소에 의한 것으로 판단된다. 추가로 저품질 Si 모사로 면결함 함유된 Si 박막의 승온 실험시 $700 ^\circ C$ 까지는 표면층에 부분적으로 잔존되어 비정질층의 결정화가 지속되면서 면결함이 증가되지만, $750^\circ C$ 부터 면결함이 감소되기 시작하였다. 면결함 소멸 시작점은 Si 박막 표면으로 열처리에 의해 인이 표면 및 계면으로 확산되는데, 기판 쪽으로 확산량이 많은 계면 대비 표면에 침착된 인이 상대적으로 많기 때문으로 추정된다.
본 연구는 Si plug 용 인 도핑된 Si 의 계면 세정 영향성, 열처리에 따른 결정화, 인 확산/침착 및 면결함의 생성/소멸 거동을 이해하고 면결함 없는 고결정성 실리콘 박막을 형성할 수 있는 전/후처리 조건을 제시하였다. 이러한 평가 결과를 기반으로 차세대 반도체에 적용 가능한 10 nm 이하 Si plug 개발에 기여할 것으로 기대한다.
