A high speed CMOS pipeline A/D converter has been developed, wherein arrayed precision-matched 1bit algorithmic A/D conversion cells operate in pipeline processing, and a first order cancellation of the charge injection effect from MOS transistor switches is attained with a combination of differential circuit implementation and an optimum timing scheme. Single-stage fully-differential cascode amplifiers and comparators are extensively used to attain high speed conversion. The prototype circuit show 8bit A/D conversion at 10MHz sampling rate. Performances of the pipeline A/D converter are studied by computer simulation and the layout of a test chip has been implemented using 3-um single-silicon gate p-well CMOS process.
비데오/디지탈 신호처리에 이용할 수 있는 고속 CMOS PipeLine 아날로그/디지탈 변환기를 설계하였다. 여기서 고속 변환을 위해 고속 세틀링 연산증폭기와 다단 비교기를 설계하였다. MOS 트랜지스터에서 생기는 "전하주입 효과"로 인한 에러는 전차동 구조와 최적클럭시퀀스를 사용하여 최소화 하였다. 설계된 변환기는 8bit 의 해상도를 가지며 최대 10MHz의 클럭주파수에 동작할 수 있음을 SPICE 시뮬레이션을 통해 확인하였으며, 테스트 칩을 삼성반도체 통신(주)의 3-um 단일 실리콘 게이트 p-well CMOS 공정에 기준하여 레이아웃하였다. 설계된 A/D 변환기는 Flash A/D 변환기의 최대속도가 필요하지 않은 비데오/디지탈 신호처리 응용에 경제적으로 이용될 수 있다.
