In this paper, the placement of functional blocks for 3-D IC's and multi-layer PCB's is studied. The initial block placement is obtained by an attractive and repulsive force method ( AR method ) in the three dimensional space. To match the cube, which is an analogy of 3-D IC or multi-layer PCB, with the relaxed pattern of blocks, a new algorithm is proposed. The subsequent block packing process is performed by gradual movements and rotations of blocks to minimize the chip size for each layer.
급격한 집적도의 증가와 더불어 고도로 복잡해 지는 집적 회로를 기존의 평면적인 구조에서 탈피하여 다층 구조화 하려는 노력의 일환으로 기능 블럭의 다층 구조적 배치에 대한 연구를 수행하였다.
기능 블럭 상호간의 연결도를 분석하여 이를 스프링 상수에 대응시킨 다음 블럭들 간의 미는 힘과 끄는 힘을 적용시켜 3차원 공간상에 퍼뜨린다. 다음으로 이 퍼뜨려진 블럭들에 다층 구조 칩을 나타내는 직육면체를 맞추는 과정이 수행되는데 이를 위하여 새로운 알고리즘이 제안 되었다. 즉, 가장 적은 부피로서 가장 많은 블럭을 포함 하는 직육면체를 찾아내는 알고리즘을 말한다. 이 직육면체를 찾고 나면 이를 잘 등분하여 여러 층으로 나눈다. 마지막으로 나누어진 각 층에 대해 블럭들을 refining하는 과정이 수행된다. 이 논문에서는 다층 구조적 기능 블럭 배치를 집적 회로 뿐 아니라 다층 구조 PCB에도 적용 시켜 보았다. PCB의 특징은 다른 층과의 연결이 항상 가장 자리에서만 가능 하다는 것이다.
