서지주요정보
(A) new resistance model for a schottky barrier diode in CMOS including n-well thickness effect = CMOS 쇼트키 배리어 다이오드를 위한 n-well 두께 효과를 포함한 저항 모델
서명 / 저자 (A) new resistance model for a schottky barrier diode in CMOS including n-well thickness effect = CMOS 쇼트키 배리어 다이오드를 위한 n-well 두께 효과를 포함한 저항 모델 / Jaelin Lee.
저자명 Lee, Jaelin ; 이재린
발행사항 [대전 : 한국과학기술원, 2013].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8029484

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 13154

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

초록정보

Schottky barrier diode(SBD) is a two-terminal device that can be used in very high frequency band, especially in terahertz region. CMOS technology is good in terms of high integrability and low cost. CMOS SBD can be a solution to approach to terahertz region with CMOS technology. In this thesis, an accurate analysis for CMOS SBDs is done. Especially, a new resistance model for CMOS SBDs is proposed. The proposed model includes the n-well thickness as a variable to explain the operational behavior of a planar SBD. The model is verified using the simulation methodology SILVACO. For verification of the analyzed model and the SILVACO simulation results, SBD patterns are fabricated using a $0.13$\mu m$ CMOS process. It is demonstrated that the model and simulation results are consistent with measurement results of fabricated SBD. The tendency series resistance, junction capacitance, and cutoff frequency for various anode size is also discussed from measurement result of fabricated SBD.

테라헤르츠파는 300GHz-3THz 대역에 존재하며, 전파와 빛의 성질을 동시에 가진다는 특성을 가지고 있다. 이 특성을 이용하여 비파괴 이미징, 분광, 근거리 초고속 통신 등에 응용이 가능하다. 테라헤르츠 대역에 고집적, 저비용의 장점을 갖는 CMOS 기술로 접근 하기 위하여, 쇼트키 배리어 다이오드(SBD)에 대한 연구가 진행되었다. SBD는 2단자 소자로써, 다수 캐리어에 의한 전류의 흐름이 주요하기 때문에 소수 캐리어의 축적 시간이 없어서 스위칭 속도가 빠르다는 장점을 가지고 있다. 전압이 양일 때만 전류가 흐르는 정류기의 특성을 가지고 있다. SBD의 스위칭 속도는 차단주파수($f_T$) 로 나타낼 수 있고, 이것은 소자의 시리즈 저항($R_s$) 과 접합 커패시턴스($C_{j0}$) 에 의해 결정된다. 지금까지는 SBD연구는 $f_T$ 를 높이는 방향으로 진행되어 왔는데, 본 논문에서는 $R_s$ 의 정확한 모델링에 초점을 맞추었다. 본 논문에서 제시한 $R_s$ 모델은 $R_{vs}$ 와 $R_{HS}$ 두가지의 저항 요소를 포함하고 있으며, 기존의 dot-matrix diode의 $R_s$ 의 구성으로부터 영감을 얻었다. 제시한 모델은 n-well의 두께(t)를 변수로 포함하고 있으며, t에 따라 애노드의 크기에 따른 $R_s$ 변화가 다르게 나타난다. 이것은 이전에 제시되었던 파워 디텍터 용 SBD의 수식과 차별화 되며, SILVACO 시뮬레이션을 통해 제시한 수식이 더 합리적이라는 것이 증명되었다. 나아가서, 실제로 $0.13$\mu m$ CMOS 공정을 이용하여 실제 SBD 패턴들을 제작하고, 다양한 패턴들에 따른 변수들의 변화를 언급하였다. 마지막으로 시뮬레이션 결과와 측정 결과를 비교하여 제시한 수식의 타당성을 확인하였다. 이러한 연구 결과는 CMOS 기술이 스케일링 됨에 따라 달라지는 n-well 두께를 반영하여 CMOS SBD를 설계해야 한다는 의의를 가지고 있다.

서지기타정보

서지기타정보
청구기호 {MEE 13154
형태사항 vi, 26 p. : 삽도 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : 이재린
지도교수의 영문표기 : Sang Gug Lee
지도교수의 한글표기 : 이상국
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 References : p. 22-23
주제 CMOS
capacitance
cut-off frequency
n-well thickness
resistance
Schottky barrier diodes
씨모스
저항
차단주파수
쇼트키 배리어 다이오드
n-well 두께
QR CODE qr code