The purpose of this thesis is the study on the A/D conversion error due to capacitance error.
A new approach to track A/D conversion error which is called the 'correlation approach' is proposed.
The study on the kinds of capacitance error says that proper unit capacitor size for 8-bit ADC using the capacitor array is 15 x 15 - 20 x 20 (um x um).
It is revealed that the common centroid scheme and the parallel connection of unit capacitors which are proposed to maintain the ratio of capacitance by McCreary, increase the correlation coefficient between capacitors. This result is validated by the measurement of capacitance in Integrated Circuit.
본 논문에서는 커페시턴스 오차가 A/D converter 의 변환에 미치는 영향에 대하여 연구하였다.
먼저 커페시턴스 오차의 종류를 커페시턴스의 비값에 영향을 주지않는 오차와 영향을 주는 오차로 분류하고 다시 비값에 영향을 주는 오차는 주로 절연층 기울기에 의한 것인 표류오차 (Drift error) 와 Capacitor 마다 다른 임의오차 (Random error) 로 분류 하였다.
표류오차는 우리가 Capacitor 의 IC 내의 적절한 배열방식으로 줄 일수 있으나 임의오차는 그렇지 못하므로 여러 Capacitor 크기에 대해 Computer simulation 을 통하여 임의오차 범위를 구하고 이를 토대로 8 bit A/D converter 에서 가장 작은 Capacitor 의 크기가 15umx15um - 20umx20um 정도 라고 예측 하였다.
A/D converter 의 변환오차를 추적하는 방식으로는 커페시턴스의 비값을 변수로 삼는 방법이 흔히 알려진 방식 (Ratio approach) 이나 본 논문에서는 커페시턴스의 절대치 값을 그대로 사용하되 이때 커페시턴스 사이의 상관계수 (Correlation coefficient) 을 고려하는 방식 (Correlation approach) 을 제안 하였다.
끝으로 실지 IC 내의 커페시턴스를 측정하며, capacitor 의 한변 길이가 100um (8개 병열연결), 150um, 250um, 300um 에 대하여 상호계수가 0.91 - 0.98 의 범위에 있음을 밝혔다.
측정된 결과에 의해 기존의 Ratio approach 에서 비값의 정확한 유지를 위하여 McCreary 등에 의해 제안된 Common-Centroid 방식에 의한 capacitor 배열, 단위 capacitor 등을 병열로 연결하여 capacitor 를 구성하는 방식등이 커페시턴스 사이의 상관계수를 높여주는 방식이라는 것을 확인했다.
