This thesis proposes an architecture of emulation oriented processor. The target machine attributes which have impact on emulation efficiency are studied briefly. From this study, we have noticed that the indispensable features of Dynamic Microprogrammable Processor (DMP) organization are flexible field manipulation, residual control, microinstruction as parameterized template and flexible control structure.
With the above concepts in mind, we have designed an efficient DMP. In the DMP, FMU (Field Manipulation Unit), SUR (Set Up Register), and RP (GPR-pointer register) emulate the functions of the various target machine general purpose registers cooperatively. By writing microcodes for DMP to emulate a number of IBM 370 machine instructions and by walking through them, performance is estimated.
본 논문에서는 다수의 기계어를 에뮬레이션할 수 있는 DMP(Dynamic Microprogrammable Processor) 의 구조가 제안되었다. 그리고 에뮬레이션의 성능에 영향을 주는 목적기계의 성질들을 연구하였다. 이 연구에서 다수의 기계어를 에뮬레이션을 하기 위해서는 우선 기계어내에 있는 여러 피일드 (field)들을 효과적으로 취급할 수 있어야하며, 매개변수화 된 마이크로 인스트럭션과 효과적인 제어 구조가 필요하다는 것이 발견되었다.
위에서 언급한 여러 개념들을 고려하여 고성능의 DMP를 설계하였다. 이 DMP에서는 목적 기계의 여러 GPR 들의 역할들을 에뮬레이션하기 위해 FMU(Field Manipulation Unit), SUR(Set-Up-Register), RP(GPR-Pointer register) 들을 유기적으로 연관시켜서 사용할 수 있다.
DMP 의 성능을 평가하기 위해서, 목적 기계로써 IBM S/370 을 선정하여 몇 개의 대표적인 기계 명령어들을 에뮬 -레이션하는 마이크로코드들을 작성하였다.
