서지주요정보
MOS logic network simulation with a swithch-level model = 스위치 레벨 모델을 이용한 MOS 논리 회로망의 시뮬레이션
서명 / 저자 MOS logic network simulation with a swithch-level model = 스위치 레벨 모델을 이용한 MOS 논리 회로망의 시뮬레이션 / Jae-Cheol Lee.
저자명 Lee, Jae-Cheol ; 이재철
발행사항 [서울 : 한국과학기술원, 1982].
Online Access 제한공개(로그인 후 원문보기 가능)원문

소장정보

등록번호

4101735

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 8226

SMS전송

도서상태

이용가능

대출가능

반납예정일

초록정보

Recently, switch-level model emerges to describe the logical behavior of digital integrated circuits implemented by MOS technology. Since in the switch-level model MOS transisters are primitive elements which consist of logic networks, a simulator which has switch-level model as its basis shows generality and accuracy in simulating MOS logic networks. In this thesis, a switch-level model of MOS logic networks is presented, which can cover almost all MOS structures. A switch-level logic simulator named KAISIM based on this model is developed. Some example circuits are simulated with KAISIM, which show accurate results.

스위치 레벨 모델은 MOS기술을 응용한 직접회로의 논리동작을 표현한다. 스위치 레벨 모델에서는 MOS 트랜지스터가 논리회로망을 구성하는 기본구성소자이기 때문에 스위치 레벨 모델을 근간으로 하는 시뮬레이터는 MOS논리 회로망을 정확하게 시뮬레이트할 수 있을 뿐 아니라 모든 논리소자들을 융통성 있게 포괄한다. 본 논문에서는 모든 MOS구조를 포괄하는 스위치 레벨 모델을 보였다. KAISIM이라고 명명된 스위치 레벨 논리 시뮬레이터가 개발되었다. 몇 개의 예제를 시뮬레이션 해 본 결과 정확한 시뮬레이션이 이루어 졌다는 것을 알 수 있었다.

서지기타정보

서지기타정보
청구기호 {MEE 8226
형태사항 1책(면수복잡) : 삽도 ; 26 cm
언어 영어
일반주기 Appendix : Network description and control commands
저자명의 한글표기 : 이재철
지도교수의 영문표기 : Song-Bai Park
지도교수의 한글표기 : 박송배
학위논문 학위논문(석사) - 한국과학기술원 : 전기 및 전자공학과,
서지주기 Includes reference
주제 Logic design.
Computer simulation.
MOS 집적회로. --과학기술용어시소러스
논리 시뮬레이션. --과학기술용어시소러스
Metal oxide semiconductors.
QR CODE qr code