This thesis proposes a microdiagnostic methodology for efficient fault diagnosis of bit-sliced processors that are formed by an array of many identical bit-slice processors.
Test generation methodology for testing the entire array simultaneously instead of testing single slice one after another is presented, which is based on high functional fault model, restricted multiple fault-slice assumption within an array. Fault detection and fault location methodologies using the derived test sequence are also presented.
Using these methodologies, a test microprogram and a diagnostic system for the bit-sliced processor formed by the array of four Am2901 bit-slice processors are developed.
본 논문에서는 다수의 동일한 비트-슬라이스 마이크로프로세서들의 행렬형태로 구성된 비트-슬라이스드 프로세서에 있어서의 효과적인 고정진단을 위한 방법이 제안되었다.
즉, HIGH FUNCTIONAL 고장모델과 RISTRICTED MULTIPLE FAULT-SLICE 가정하에서, 행렬내의 슬라이스를 하나씩 테스트하는 대신 전체 행렬를 동시에 테스트하는 TEST GENERATION 방법을 제시하고, 또 이 방법으로 개발된 테스트 패턴을 이용한 고장검출 및 슬라이스레벨의 고장위치지정방법을 제시하였다. 위의 제안된 방법을 이용, 네개의 AM2901 비트-슬라이스 마이크로프로세서들로 구성된 비트-슬라이스 프로세서에한 테스트 마이크로프로그램 및 고장진단을위한 시스템을 개발하였다.
