Internally compensated operational amplifiers have been designed for the purpose of a switched capacitor filter application assuming a standard n-channel silicon-gate enhancement/depletion MOS process. Specifications of one of the designed operational amplifiers are: open-loop gain=1,100, power consumption=20 mW, common-mode rejection ratio=60 dB, slew rate=1.2 V/uS, unity-gain bandwidth=340 KHz and phase margin=85.5℃. Those of the other are: open-loop gain=1,300, power consumption=30 mW, slew rate=2.1 V/uS, unity-gain bandwidth=880 KHz and phase margin=65℃, and common-mode rejection ratio=60 dB.
As a preliminary study of complete integration of switched capacitor filters, modelling the MOSFET as a switch is considered. Experimental results for specially designed integrated MOS test chips, are used to determine a reasonable model of the MOSFET as a switch.
이 논문에서는 스위치드 커패시터 필터의 집적회로화에 필요한 연산증폭기의 설계와 스위치의 모델링이 다루어졌다.
전압이득이 각각 1,100, 1,300 이고 slew rate가 각각 1.2V/uS, 2.1 V/uS인 연산증폭기가 컴퓨터 시뮬레이션을 통하여 설계되었으며, 특별히 제작되어진 스위치와 커패시터를 사용한 실험을 통하여 스위치가 모델링되었으며, 그리고 커패시터의 집적회로화에서의 문제점에 대하여 그 해결방법이 제시되었다.
