The importance of implementing analog circuit functions in MOS/LSI has recently been recognized.
The performance of MOS linear integrated circuit is governed by the process parameters such as threshold voltage ($V_T$), junction depth($X_J$), and gate oxide thickness($T_{OX}$).
In this thesis, discrete MOS transistors with different(Z/L)'s are fabricated using standard p-MOS process and the process parameters are measured.
An integrated p-MOS amplifier with external compensation is designed to study the effect of measured process parameter variation on the circuit performance such as voltage gain ($A_V$), input offset voltage, cutoff frequency($f_T$), and common mode rejection ratio(CMRR) using simulation program MSINC.
크기가 서로 다른 p-channel MOSFET 을 제작하여 threshold 전압, 접합의 깊이, gate 산화막 두께와 같은 공정변수 ( process parameter ) 들을 측정 하였다. Threshold 전압은 평균치가 -3.48V 이고, 표준편차가 0.18인 정규분포를 이루었으며, 접합의 깊이는 2.6 ± 0.2 ㎛, gate 산화막 두께는 1100 ± 30 Å 이었다.
측정치 들의 평균값을 사용하여 p-MOS 증폭기를 설계 하였으며, 각각의 공정변수의 변화가 설계된 p-MOS 증폭기의 성능(전압이득, 입력 offset전압, cutoff주파수, 동상신호 제거비)에 어떠한 영향을 미치는 가를 MSINC 를 이용한 computer simulation 을 통해 고찰 하였다.
