서지주요정보
(The) effect of process parameter variation on the performance of MOS linear integrated circuit = Process parameter 의 변화가 MOS 선형집적 회로의 성능에 미치는 영향
서명 / 저자 (The) effect of process parameter variation on the performance of MOS linear integrated circuit = Process parameter 의 변화가 MOS 선형집적 회로의 성능에 미치는 영향 / Jang-Kyoo Shin.
저자명 Shin, Jang-Kyoo ; 신장규
발행사항 [서울 : 한국과학기술원, 1980].
Online Access 원문보기 원문인쇄

소장정보

등록번호

4000928

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 8014

SMS전송

도서상태

이용가능

대출가능

반납예정일

초록정보

The importance of implementing analog circuit functions in MOS/LSI has recently been recognized. The performance of MOS linear integrated circuit is governed by the process parameters such as threshold voltage ($V_T$), junction depth($X_J$), and gate oxide thickness($T_{OX}$). In this thesis, discrete MOS transistors with different(Z/L)'s are fabricated using standard p-MOS process and the process parameters are measured. An integrated p-MOS amplifier with external compensation is designed to study the effect of measured process parameter variation on the circuit performance such as voltage gain ($A_V$), input offset voltage, cutoff frequency($f_T$), and common mode rejection ratio(CMRR) using simulation program MSINC.

크기가 서로 다른 p-channel MOSFET 을 제작하여 threshold 전압, 접합의 깊이, gate 산화막 두께와 같은 공정변수 ( process parameter ) 들을 측정 하였다. Threshold 전압은 평균치가 -3.48V 이고, 표준편차가 0.18인 정규분포를 이루었으며, 접합의 깊이는 2.6 ± 0.2 ㎛, gate 산화막 두께는 1100 ± 30 Å 이었다. 측정치 들의 평균값을 사용하여 p-MOS 증폭기를 설계 하였으며, 각각의 공정변수의 변화가 설계된 p-MOS 증폭기의 성능(전압이득, 입력 offset전압, cutoff주파수, 동상신호 제거비)에 어떠한 영향을 미치는 가를 MSINC 를 이용한 computer simulation 을 통해 고찰 하였다.

서지기타정보

서지기타정보
청구기호 {MEE 8014
형태사항 [ii], 68, [2] p. : 삽도 ; 26 cm
언어 영어
일반주기 Includes appendix
저자명의 한글표기 : 신장규
지도교수의 영문표기 : Choong-Ki Kim
지도교수의 한글표기 : 김충기
학위논문 학위논문(석사) - 한국과학기술원 : 전기 및 전자공학과,
서지주기 Reference : p. 65-67
주제 Linear integrated circuits.
MOS 집적 회로. --과학기술용어시소러스
산화막. --과학기술용어시소러스
선형 증폭기. --과학기술용어시소러스
Metal oxide semiconductors.
QR CODE qr code