서지주요정보
Pull-in characteristics of delay switching phase-locked loop
서명 / 저자 Pull-in characteristics of delay switching phase-locked loop / 장병화.
저자명 장병화 ; Jang, Byung-Hwa
발행사항 [서울 : 한국과학기술원, 1978].
Online Access 원문보기 원문인쇄

소장정보

등록번호

4000494

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 7818

SMS전송

도서상태

이용가능

대출가능

반납예정일

초록정보

This thesis proposes a delay switching PLL for improvement of the pull-in characteristics. It uses an RC delay circuit inserted between phase detector and low pass filter, and its delay time is to be switched by the phase detector output signal shifted by 90 degrees. It is shown that the delay switching method extends the pull-in range by as much as a half of lock range and shortens the pull-in time significantly. The results are obtained by approximate analysis and verified by experiments.

PLL에 있어서 LPF의 시정수를 크게하면 pull-in range가 작아 지는데 이를 개선하기 위하여 delay switching 회로를 삽입한 DSPLL를 고안하고 DSPLL의 pull-in 과정을 이론 및 실험으로 해석하였다. 먼저 보통 PLL의 pull-in 과정을 phase-plane 에서 설명하고 DSPLL의 원리를 밝혔다. 다음 DSPLL을 근사적으로 AFC mode와 APC mode 로 나누어 해석하고 pull-in range를 lock range의 $\frac{1}{2}$ 이상까지 넓힐 수 있음을 보였다. 이 사실은 실험에서 확인 되었으며 delay switching 방법에 의해 pull-in time도 크게 개선 되었다.

서지기타정보

서지기타정보
청구기호 {MEE 7818
형태사항 [i], 78 p. : 삽도 ; 26 cm
언어 한국어
일반주기 부록 수록
저자명의 영문표기 : Byung-Hwa Jang
지도교수의 한글표기 : 김재균
지도교수의 영문표기 : Jae-Kyoon Kim
학위논문 학위논문(석사) - 한국과학기술원 : 전기 및 전자공학과,
서지주기 참고문헌 : p. 66-68
주제 Delay lines.
Switching circuits.
RC 회로. --과학기술용어시소러스
지연 회로. --과학기술용어시소러스
위상 판별. --과학기술용어시소러스
스위칭 회로. --과학기술용어시소러스
Phase-locked loops.
QR CODE qr code