For the analysis of VLSI circuits which contain both digital and analog circuits, neither circuit nor logic simulation alone is sufficient. Although logic and timing simulators are generally faster than circuit simulators, they are inadequate for simulation of analog circuits and critical parts of digital circuits, where circuit simulation is required. Therefore, a mixed-mode simulator which combines circuit, timing and logic simulations, is currently one of the most effective tools of timing verification of VLSI circuits which contain both digital and analog circuits. Many mixed-mode simulation programs have been developed and used in practical VLSI circuit designs.
In this thesis, we propose a new mixed-mode simulator called KMIX which combines gate level logic simulators, multiple delay and switch level simulators and timing and circuit simulators, all of which utilize a common database. The waveform conversion between analog and digital waveforms is carried out by using a threshold function. For the convergence check of waveforms, the above simulators use an event driven waveform relaxation method. The algorithms used in the respective simulators follow.
The timing and circuit simulators are based on the waveform relaxation method and exploit the signal flow along the feedback loops. Each of the feedback loops is treated as one circuit block and then local iterations are performed to enhance the simulation speed. For the MOSFET model, we propose two non-physical models which follow the piecewise polynomial approach but do not require any interpolation in actual determination of the drain current.
In the multiple delay and switch level simulators, we propose a new delay model for the rise/fall delay times. The delay times are calculated for each logic gate from the stored values of polynomial coefficients and from the effective configuration ratio, the effective input waveform slope and the load capacitance. This process does not require any interpolation and hence is expected to be quite accurate.
In the logic simulator, we propose a new gate level logic simulation algorithm that uses bitwise logic operation together with the segmented waveform relaxation method. The simulator is about one order of magnitude faster than the traditional logic simulator and can easily handle tens of thousands of gates.
The above algorithm has been implemented in the new mixed-mode simulation program called KMIX and tested on a number of example circuits. From the simulations of various mixed analog and digital circuits such as A/D converters, reasonably accurate results have been obtained with KMIX.
아나로그와 디지탈 회로가 혼합되어 있는 회로의 해석은 회로나 논리 시뮤레이터 어느 한 시뮤레이터로는 해석이 불가능하다. 비록 시간 시뮤레이터가 회로 시뮤레이터 보다는 해석 시간이 빠르지만 디지탈 회로의 중요한 부분이나 아나로그 회로의 해석에는 부적합하므로 그러한 부분의 해석에는 회로 시뮤레이터가 필요하다. 그래서 위에서 언급한 회로, 시간, 논리 시뮤레이터를 하나의 시뮤레이터로 결합한 혼합 시뮤레이터가 아나로그와 디지탈 회로가 혼합되어 있는 회로의 해석에는 꼭 필요하고 효율적인 해석 도구로서 알려져 있다. 지금까지 많은 혼합 시뮤레이터들이 개발되어 왔으며, 실제 회로 설계에서 많이 사용되고 있다.
본 논문에서는 논리, 스위치, 시간과 회로 시뮤레이터를 결합한 혼합 시뮤레이터 KMIX를 제안한다. 아날로그와 디지털 파형의 상호변환은 문턱 함수를 사용하여 행하여지며, 각 파형의 수렴 확인은 사건구동 파형이완 방법에 의하여 행하여진다. 각각의 시뮤레이터에서 사용되는 알고리즘은 다음과 같다.
시간과 회로 시뮤레이터는 파형이완 방법에 기본을 두고 궤환 효과를 효과적으로 고려하는 방법을 사용하였다. 각 궤환 루프는 하나의 회로 묶음으로 취급되어 지며 국부 반복이 수렴속도의 증가를 위하여 사용되어 진다. 또한 MOSFET 모델로서는 2개의 비 물리적 모델이 제안되어 사용되어 진다.
스위치 시뮤레이터에서는 상승과 하강 지연시간 계산을 위한 새로운 지연 모델이 제안되었다. 제안된 지연시간 모델은 MOSFET의 유효크기, 입력파형 기울기, 부하 커패시턴스의 조합으로부터 만들어 진 다항식 계수로 부터 계산되어 진다. 이러한 과정은 어떠한 보간 계산을 필요로 하지 않으며 매우 정확한 지연 시간이 계산되어 진다.
논리 시뮤레이터에서는 비트 단위 동작을 사용하여 논리 해석을 할 수있는 새로운 논리 시뮤레이터를 제안한다. 이러한 논리 시뮤레이터는 기존의 시뮤레이터보다 회로의 해석 속도가 빠르며 수만개의 논리 게이트를 쉽게 해석할 수 있다.
이상에 언급한 새로운 알고리즘은 KMIX라는 새로운 혼합 시뮤레이터에 구현되어 졌다. A/D 변환기와 같은 아나로그와 디지탈 회로가 혼합되어져 있는 회로를 KMIX를 사용하여 행한 결과 적절한 정확도를 가지고 해석되어짐을 알 수 있었다.
