First part of this dissertation work is devoted to the derivation of the equivalent circuit of GaAs FET. 8-element equivalent circuit for GaAs FET is employed to calculate their element values from the measured 8-data values of two port S-parameters exactly at each frequency. Three element values vary with frequency adn two additional small inductances are needed to account for the frequency dependence. 10-element equivalent circuit including these correction inductances closely predict the wafer measured S-parameter up to 18 GHz.
Second part is about a noble design theory of GaAs FET oscillator. One may derive an analytic formulas to give the feedback and terminating reactances simultaneously which gives various values of negative resistances in the contour plots. The formulation includes common source, common gate, and common drain configuration and lossy feedback networks.
From these formulations, one may derive the maximally loaded condition (the maximum negative resistance of the load) which is compared with the previously obtained results. The contours are proved to be the conic sections and the contours of the resistance seen from the load turned out to be in two classes, i.e. the bounded negative resistance and the unbounded negative resistance. Dispersion of the contours for different frequencies is also examined.
The applications of the contour plot is tested by designing the fixed frequency oscillator and the voltage controlled oscillators. For the fixed frequency oscillators, the design procedure of a microstrip oscillator and a dielectric resonator oscillator is presented in detail. It is shown also that an undesired oscillation can easily be suppressed with this contour method.
For voltage controlled oscillators, a design of YIG tuned oscillatro and that of varactor tuned oscillator is described. Existing design methodology for YIG tuned oscillatro (YTO) by S-parameter mapping or numerical cut and try is compared with this contour method. With this contour method, the feedback inductance and the output matching network may be selected to give unique values. Through the contour method, the result of other workers can easily be understood. Also it is found that such a YIG tuned oscillators have at most the octave frequency tuning range and its tuning range is limited by the well chosen feedback inductance.
A new YIG tuned oscillator of different scheme is suggested. The tuning range of this YTO is limited by the decline of Q of YIG sphere at the lower frequency end. The tuning range at the higher frequency end is also limited by the inductance of the coupling loop to couple the YIG sphere. In spite of these limitations, however, the frequency tuning range is 1.5 times wider than that of the previous scheme.
Finally the problem of varactor tuned oscillator is examined. A novel varactor tuned oscillatro which may have low near carrier noise is suggested. Two varactros are needed to design this VTO of tuning range from 5.9 GHz to 8.2 GHz; one is for frequency tuning and the other is for avoiding low frequency parasitic oscillation. This is fabricated in hybrid IC form using a GaAs MESFET chip, NE24400 and two abrupt junction diodes, CVE7900 tunable up to 45 volt. The tuning of the oscillation frequency is obtained from 5.9 GHz to 7 GHz which correspond to varactor DC bias voltage of 0 and 12 volt, respectively. Beyond 12 volt, oscillation is ceased. The reason may be thought as the loss of siver epoxy used in die attach of chip devices.
GaAs FET는 4GHz부터 millimeter파에 걸쳐 널리 사용되는 능동소자로서 특히 발진기에 응용시 기존의 다른 소자에 비해 효율 (efficiency)이 높아 주목을 받아왔다. 본 논문에서는 이것의 측정된 산란회로정수 (scattering parameters)로 부터 등가회로를 추출하는 방법과, 이 회로정수를 이용한 새로운 FET발진기 설계방법을 다루었다.
GaAs FET의 측정된 S-parameter로 부터 등가회로를 추출하는데 본 논문에서는 우선 소자 수 8개인 물리적인 등가회로를 가정하고 해석적으로 각 주파수에서 8개 소자 값을 결정하는 방법을 설명하였다. 이 때 계측된 회로정수로 부터 계산된 8개 소자 값 중에서 3개는 주파수에 따라 변하며 이것을 제거하기 위해서 는 2개의 inductor가 필요함을 설명하였다. 이와같이 얻어진 주파수에 무관한 10개의 소자로 구성된 등가회로는 측정된 회로정수와 18GHz까지 비교적 정확히 일치함을 보였다.
GaAs FET의 계측된 회로정수를 이용한 설계방법으로서는 기존의 Sparameter mapping 방법을 벗어나 부하에서 들여다 본 impedance에 의한 설계방법을 시도했고 이 방법의 우수성을 전압제어 발진기 (voltage controlled oscillator)설계에서 더 넓은 주파수에서 발진 주파수 조절 가능한 전압제어 발진기 형태를 제시하므로서 입증하였다. 우선 부하에서 들여다 본 impedance를 궤환 reactance와 종단 reactance에 대하여 조사하였다. 부하에서 들여다 본 출력저항이 상수일 때 궤환 reactance와 종단 recatance는 원추곡선(conic sections)을 이룸을 밝히고 이 원추곡선을, 주어진 FET의 회로 정수로 부터 그리는 공식을 해석적인 방법으로 유도하였다.
이 해석적으로 유도된 결과는 다른 발진기 형태에 일반화 시킬수 있으며 기존의 최대 부하조건 (maximally loaded condition)과 최적 조합 (optimum combination)의 결과와 비교되었다. 또한 이 출력저항의 등고선도 크게 두가지로 분류됨을 설명하고, 이것의 주파수에 따른 분산특성을 조사하였다.
실제적인 응용은 정 주파수 발진기 (fixed frequency oscillator)와 전압제어 발진기에 각각 나누어서 적용하였다. 정수파수 발진기 설계에서는 원치않은 기생발진 (parasitic oscillation)의 제거문제와 microstrip선로를 이용한 발진기 및 유전체 공진기를 이용한 발진기 설계문제를 다루었다.
전압제어 발진기는 첫째로 기존의 YIG를 사용한 전압제어 발진기를 해석하여 이것의 궤한 inductor 및 출력 정합회로 설계방법을 제시하고 다른 연구결과와 비교하였다. 이 등고선도에 의한 방법은 이러한 형태로 YIG를 사용한 전압제어 발진기의 각 부분의 기능을 뚜렷하게 보일 수 있었다. 또한 새로운 형태의 YIG발진기를 제시하였으며 이 형태는 기존의 YIG발진기의 주파수 대역폭의 1.5배 가량이 됨을 보였다.
등고선도를 이용한 varactor를 이용한 전압제어 발진기에서는 일반적인 varactor를 이용한 발진기의 문제점을 제시하고 이것을 극복하기 위해 주파수에 대한 reactance변화가 급격한 varactor 공진기 설계기술을 제시했다. 이것을 NE24400의 GaAs FET chip과 CVE9900의 varactor diode chip으로 제작하였으며 실험결과 주파수가 5.9GHz - 7GHz까지 조절되며 이때의 varactor전압은 0 volt 에서 12 volt까지 변함을 알 수 있었다. 12 volt이상의 varactor bias공급시에는 발진은 일어나지 않았다.
