The complexity of considerations in designing circuits using the thyristor has led to the common use of quite generous safety margins to ensure safe and reliable operation. Such conservative designs may lead to costs are losses higher than needed for the application. Moreover, the usul design calculations do not provide very good assurances as to the exact margins that will exist. Even design calculations of the power thyristor circuit are very difficult when the circuit employs nonlinear saturable reactors. These situations can only be improved by using a computer as a tool to aid in the design by executing more detailed and accurate calculations than are feasible without machine assistance. One major vehicle for such computer aided designs is the use of modelling and simulation of the circuit and system in which the devices are to be employed.
For a simulation to be of general value to designers the models used therein must fulfill two basic requirements. They must be sufficiently detailed to adequately represent their behaviors in all important respects and, perhaps even more important, the model user must be able to specify the model parameters from information to which he has ready access.
For simulations of the power thyristor circuits with the aid of a computer, this thesis proposes practical device models which fulfill above requirements, and suggests TAPEC as a general purpose simulator enabling to simulate complex power thyristor circuits including not only thyristors but also nonlinear elements.
In this thesis, first, a method to determine the reverse recovery current parameters, the peak reverse recovery current and its decay time constant, of the thyristor turnoff model is proposed. The parameters are extracted from a set of recovered charge curves and another set of reverse energy loss curves given in the data sheets so that the curves may be fitted over a wide range of di/dt at zero current and peak forward thyristor current $I_F$ just before its current reversal. In the parameter extraction the storage time and the ratio of fall time to storage time are assumed to be functions of di/dt and $I_F$.
Second, a determination method of turnoff model parameters, the ratio of the peak tail current to the peak forward current just before negative gate current is applied and the tail current decay time constant, of the GTO thyristor is proposed. These can be extracted from the manufacturer's data sheets.
Third, a practical thyristor model based on thyristor turnoff models is proposed. This model omits the nonessential feature of gate-cathode characteristics to reduce model complexity and economize as regards computer usage.
Fourth, a practical saturable reactor model based on the piecewise linear approximation of the incremental permeability of the reactor is proposed in which the B-H curve is approximated by the straight and quadratic lines. The hysteresis is simulated by either logically checking the magnitude and direction of the magnetic field during simulation or employing the hysteresis current source.
Finally, a general purpose simulator called TAPEC is developed, which is an extended version of SPICE2 by implementing the models suggested above and user-defined subroutines for nonlinear storage elements (nonlinear capacitor and inductor), for independent sources (time domain sources), and for nonlinear dependent sources (nonlinear transfer functions relating the input and output).
From simulations of various power thyristor circuits such as a hard commutated chopper, three-phase bridge converter, current source inverter for ac drive, and a GTO chopper, reasonably accurate results have been obtained with TAPEC, while they have been hardly obtained with SPICE2 because of the numerical nonconvergence problem.
다이리스터를 사용하여 회로를 설계할 경우 고려해야 할 상황이 복잡하므로 일반적으로 신뢰성이 높은 동작을 보장하기 위하여 많은 안전 여유분을 두고 설계를 하는것이 보통이다. 이러한 보수적인 설계방법은 필요이상의 경비와 손실을 발생시켜준다. 더욱이 기존의 설계계산 방법은 실제존재하는 정확한 여부분에 대하여 확신을 제공해주지 못하고 있다.
이러한 상황은 컴퓨터를 설계의 도구로서 사용하여 보다 정확하고 상세하게 설계계산을 해 줌으로써 개선시켜 줄 수 있다.
컴퓨터를 이용하여 설계를 할 경우 회로에 사용된 소자들의 모델이 필요하게 된다. 소자모델은 소자의 모든 동작을 정확하게 표현 해 주어야하며 더욱이 이들 모델에서 요구되는 모델 파라미터는 사용자가 손쉽게 구입 할 수 있는 제조회사의 데이터 자료에서 추출 할 수 있어야 한다.
본 논문은 컴퓨터를 이용하여 전력 다이리스터 회로를 설계 할 수 있도록 다이리스터 및 가포화리액터의 실용적인 모델을 제안 하였고 이를 이용하여 TAPEC 이라 불리우는 범용의 전력 다이리스터 회로 시뮬레이션용 프로그램을 개발 하였다.
본 논문에서는 첫번째로 다이리스터의 턴-오프 모델인 최대역전류와 역전류 감쇄상수를 결정하는 방법을 제안하였다. 이들 파라미터는 축적시간과 하강시간대 축적시간을 전류감쇄율과 최대순방향 전류의 함수로 가정하여 역회복전하및 역에너지 손실을 계산한 양을 다이리스터 제조회사에서 전류감쇄율과 최대순방향 전류의 함수로서 제공하고있는 역회복 전하곡선 및 역에너지 손실곡선에 일치시켜 줌으로써 추출하였다.
두번째로 GTO 다이리스터의 턴-오프 모델 파라미터인 최대잔류전류대 최대 순방향전류의 비와 전류 감쇄상수를 제조회사의 데이터 자료를 이용하여 추출하는 방법을 제안하였다.
세번째로 턴-오프 모델들에 기본을 둔 실용적인 다이리스터 모델을 제안하였다. 제안된 모델에서는 모델의 복잡성을 피하고 컴퓨터의 효율적인 사용에 중점을 두어 게이트-케소드 특성을 무시하였다.
네번째로 가포화 리액터의 B-H 곡선을 직선과 이차곡선으로 근사시켜서 증분투자율을 부분선형화시킨 실용적인 가포화 리액터 모델을 제안하였다. 히스테리시스는 시뮬레이션중에 자계의 크기와 방향을 조사하면서 시뮬레이션 하거나 히스테리시스 전류원을 사용하여 시뮬레이션 할 수 있도록 하였다.
마지막으로 TAPEC으로 불리우는 범용 전력다이리스터회로 시뮬레이션 프로그램을 개발하였다. 이것은 SPICE2를 확장시킨 프로그램으로서 앞에서 제안한 모델들과 사용자가 정의하는 비선형 축적소자를 위한 서브루틴, 시간영역에 대한 임의의 독립원들에 관한 서브루틴, 그리고 비선형 종속원들에 대한 서브루틴을 SPICE2에 구현시킨것이다.
TAPEC을 이용하여 SPICE2에서 수치해석적인 해의 발산문제로 인하여 시뮬레이션 결과를 얻기힘든 강제 소호용 쵸퍼, 삼상브릿지 콘버터, 유도모터 드라이브용 전류원 인버터 회로및 GTO 쵸퍼회로를 시뮬레이션하여 정확한 결과를 얻을수 있다. 본 논문에서 개발된 TAPEC은 전력다이리스터 회로의 해석 및 설계를 위한 CAD 프로그램으로서 크게 기여할 것으로 기대되고 있다.
