서지주요정보
Low-latency hardware efficient in-loop filter for HEVC decoder = HEVC 복호화기를 위한 하드웨어 효율적 Low-Latency In-Loop Filter 구현
서명 / 저자 Low-latency hardware efficient in-loop filter for HEVC decoder = HEVC 복호화기를 위한 하드웨어 효율적 Low-Latency In-Loop Filter 구현 / Dahyun Jeon.
저자명 Jeon, Dahyun ; 전다현
발행사항 [대전 : 한국과학기술원, 2015].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8027684

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 15088

SMS전송

도서상태

이용가능

대출가능

반납예정일

초록정보

HEVC standard was developed by JCT-VC in order to support growing needs for higher resolution. To support higher resolution, higher data rate is required for the HEVC encoder/decoder. To support higher data rate, the maximum size of processing unit in HEVC standard became 4 times larger compared to H.264 standard. Therefore HEVC decoder requires more than twice on-chip memories compared to the state-of-the-art H.264 decoders. Also because of the introduction of the new in-loop filter stage, additional pipeline buffer is required. In this thesis, a novel dataflow for in-loop filter is introduced to efficiently unify the two stages of in-loop filter. A pixel-oriented dataflow for deblocking filter is proposed to match the processing unit of deblock-ing filter and sample adaptive offset filter. A novel hardware structure was proposed to support the dataflow. With addition of few buffer memory, two stages of in-loop filter was unified and pipeline buffer was mini-mized. The experimental result shows that 44.3% of on-chip memory was reduced compare to conventional works. Also the hardware architecture was implemented with 130nm CMOS process and equivalent normal-ized throughput of the proposed work was improved compare to previous works.

JCT-VC는 고화질에 대한 수요가 증가함에 따라 차세대 비디오 코덱인 HEVC를 개발하였다. HEVC는 기존의 H.264 표준에 비해서 더 고화질의 영상을 지원하며 이에 따라 높은 데이터 레이트를 가지는 비디오 코덱이 필요로 하게 되었다. 이에 따라 HEVC에서의 기본 처리 단위의 최대 크기는 H.264에 비해서 4배나 커지게 되었으며 이에 따른 고용량의 메모리가 필요로 하게 되었다. 특히 파이프라인 버퍼의 크기가 커졌으며 이를 줄이는 연구가 필요하다. HEVC에서는 동일한 화질에서 더 높은 압축률을 지원하기 위해서 기존의 디블로킹 필터 이외에 SAO필터가 추가가 되었다. 기존의 연구에서는 인-루프 필터를 두 개의 독립된 과정으로 구현을 하여 큰 용량의 파이프 라인 버퍼를 사용하게 된다. 본 학위 논문에서는 새로운 dataflow를 제시함으로써 디블로킹 필터와 SAO 필터를 효율적으로 합칠 수 있었으며 하드웨어 효율적인 인-루프 필터를 구현할 수 있었다. 불필요한 파이프라인 필터를 줄이기 위해서 본 논문은 기존의 edge-oriented processing을 하던 디블로킹 필터와 달리 pixel-oriented processing을 하는 디블로킹 필터를 구현하였으며 이를 통해서 보다 효율적인 인-루프 필터를 구현할 수 있었다. 제안 된 dataflow를 가지는 16edges, 8edges, 4edges parallel 구조를 제안하였다. 본 논문에서는 제안 된 구조를 130nm CMOS 공정에서 구현하였다. 44.3%의 메모리 감소가 있었으며 가장 높은 normalized throughput을 보유할 수 있었다.

서지기타정보

서지기타정보
청구기호 {MEE 15088
형태사항 16 : 삽도 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : 전다현
지도교수의 영문표기 : In Cheol Park
지도교수의 한글표기 : 박인철
Including Appendix
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 References : p.
주제 HEVC decoder
In-Loop Filter
Hardware efficient
Low-latency
HEVC 복호화기
인-루프 필터
하드웨어 효율적 구조
Low-latency
QR CODE qr code