A good virtual memory management unit is essential in the design of high performance system. Main functions of memory management unit (MMU) are to convert virtual addresses to physical addresses at run time, and to enforce the protection by extracting illegal references. In virtual memory systems, the memory management hardware must also detect missing items that are not present in main memory. An on-chip memory management unit was designed supporting segmentation and paging. The segmentation unit has descriptor caches having segment translation information which allows address translation with no extra bus cycles. The paging unit has 32 TLB entries, and covers 128Kbyte memory mapping. It takes only one cycle to translate virtual address to physical address. The designed MMU was simulated in structural level with Verilog hardware description language, and some critical paths was simulated with Spice simulator. From the Spice simulation result, the MMU was proven to work well up to 40 MHz.
고성능 컴퓨터를 설계하는데는 가상 메모리 관리부(MMU)가 필수적이다. 메모리 관리부는 가상 주소(Virtual Address)를 실제 주소(Physical Address)로 사상시켜주는 기능과 프로그램이 허락되지 않은 곳의 자료를 엑세스할때 예외 처리 신호를 발생시켜 프로텍션 문제를 해결한다. 또한 가상 메모리를 지원하는 시스템에서 메모리 관리부는 주 기억 장치에 존재하지 않는 항목을 찾아낼 수 있어야 한다.
여기서는 세그먼트 방식과 페이지 방식을 모두 사용할 수 있는 칩 내장형 가상 메모리 관리부를 설계하였다. 세그먼트부는 디스크립터 케쉬를 갖고 있으며 이것은 주소를 변환할때 주소 변환 정보를 얻기위해 매번 메모리를 엑세스하는 것을 막아 준다. 페이지부는 32개의 TLB entries를 갖고 있다. 각 페이지 프레임은 4Kbyte 이므로 32x4 = 128Kbyte의 어드레스 변환 정보를 수용할 수 있다. 이 메모리 관리부에서는 가상 주소를 실제 주소로 변환하는데 한 주기가 소요된다.
이 메모리 관리부는 Verilog 를 이용하여 구조적 단계 (structural level) 까지 설계하였으며, 임계경로(critical path)는 스파이스(SPICE) 시뮬레이터를 이용하였다. 스파이스 시뮬레이션 결과로 부터 이 메모리 관리부는 40MHz에서 동작 가능함을 알 수 있다.
