The implementation of massive MIMO modem is very difficult because its complexity. The conven-tional implemented massive MIMO systems contain only channel measure function in FPGA devices and waste many hardware resources. This waste is because the conventional modem structure is not for systems which has many RF-digital chains. A novel modem structure for massive MIMO systems is proposed. To make modem structure be optimal for massive MIMO systems, proposed structure is combining processing cores to be able to process input data from many RF chains. This structure can reduce hardware resource due to margin of each processing cores and this reduced resource is used for additional buffers to prevent loss of input data. Finding optimal number of cores and buffers is also proposed and simulation result showed pro-posed structure can reduce about 10% of hardware resources. Moreover, proposed structure is not only reduc-ing resource but also making hardware modem more flexible against several changes of system requirements. In the process of finding results, hardware resource can be estimated.
본 논문에서는 Massive MIMO 시스템을 효율적으로 구현하기 위한 모뎀 구조를 제안하고 그 구조로 모뎀을 구현할 때의 최적 구조에 대한 리소스 추정에 대한 방법을 연구하였다. Massive MIMO 시스템은 그 구현의 복잡도로 인해서 현재까지 구현된 연구들은 채널측정만 수행 할 뿐 상용으로 사용될 정도로 실시간 통신을 하는 구현은 이루어지지 않았으며 하드웨어의 특성상 기존의 구조로는 시스템의 유동적 사용이 불가능하다. 제안한 모뎀의 구조는 기존의 1 아날로그 체인에 1 디지털 체인이 연결되는 구조에서 발생되는 리소스나 프로세싱 마진으로 인한 낭비를 줄이고 모뎀 하드웨어의 유동성을 높이기 위해서 다수개의 프로세싱 코어를 하나의 덩어리로 합치고, 그로부터 얻게 되는 리소스 마진의 범위 내에서 제안된 구조를 가능하게 하는 버퍼를 추가하는 방법으로 유동적인 모뎀 동작을 가능하게 하는 구조이다. 제안한 구조로 최적의 코어집합과 메모리를 찾는 과정에서 하드웨어 리소스 추정도 가능하다는 것을 보였고, 그 결과를 바탕으로 기존에 구현된 시스템들을 massive MIMO로 확장하였을 때와 비교하여 제안된 구조로 하드웨어 리소스도 줄일 수 있음이 확인되었다.
