This dissertation presents an analysis of the effect of wavelength detuning (WD) on injection-locking characteristics such as injection power, hysteresis width (HW), ON/OFF contrast ratio (OOCR), and rising/falling time ($t_R/t_F$) of optical logic blocks using single mode Fabry-P´erot laser diodes (SMFP-LD) for better output performance. Basing on the analytical data, we can estimate the range of WD which satisfies the requirements for realizing specific SMFP-LD based optical logic blocks. It is also possible to find the optimum WD, from the estimated WD range, for best output performance in terms of rising/falling time or HW. The analysis is then applied to find the optimum WDs for two applications, including all-optical set-reset flip-flop (AOSRFF) and all-optical address decoder (AOAD). For better understanding through remaining part of the dissertation, it is noted that an output mode refers to the self-locked mode of the respective SMFP-LD (in case of single input) or a side mode which is close to one of the inputs (in case of two inputs). Knowing the possibilities of output signal quality with different input parameters for injection-locking and suppression of the dominant or probe beam, designers will be able to save the time and cost to deploy optical logic blocks.
From the analytical data, some important trends are observed. Given the same injected mode, the larger the WD is, the higher injection power is required to lock the SMFP-LD; the larger the WD is, the larger the corresponding HW is; the HW is narrower and the OOCR is lower if additional beam is added at the output mode; and, there is an optimum WD for lowest rising/falling time of the output signal. The optimum WD is fixed only when all conditions are not changed and it will be changed if one of the input conditions is varied; for examples, an additional beam is added to the output mode, the WD of the additional beam is changed, or the power of the additional beam is changed. Basing on the bistability characteristic of the SMFP-LD, optical logic blocks are classified into two types of applications, the first type is a flip-flop. Hence, a suitable WD for this type of application should provide wide dynamic range of the input power. The second one is a switching device of which speed is main concern. The suitable WD for this type of application should provide short switching time or short rising/falling time, in other words. Depending on the requirement of how much rising/falling time needed, there is a range of WD that can satisfy the need. It is also possible to find the optimum WD from the estimated WD range to get the lowest rising/falling time, and so the lowest switching time, based on the analytical data of the given SMFP-LD. In this dissertation, we have found that the WD of 0.12 nm is good for flip-flop application, and the WD of 0.04 nm or 0.08 nm is good for switching application.
In this dissertation, two applications are proposed and experimentally verified; including an all- optical SR flip-flop (AOSRFF) and an all-optical address decoder (AOAD) which belong to flip-flop and switching application types, respectively. The optimum WDs are chosen for both applications based on analytical data from experiments. AOSRFF and AOAD are the fundamental parts of the all-optical memory (AOM) which is expected to resolve the "memory wall" problem in electronics computer. Due to the optical nature, the optical memory cell is much bigger than that of the electrical counterparts in its physical size as reported in literature and research work. However, there are still places where speed, bandwidth, electromagnetic interference/radiation (EMI/EMR), data transparency are of more concern than the size, as in super computer and medical devices.
The SR flip-flop is based on the bi-stability and injection-locking properties of FP-LD. The AOSRFF provides simultaneous inverted and non-inverted outputs for both the set and the reset conditions. Basing on the experiement’s analytical data, a WD of 0.12 nm was chosen. The set and reset pulses were generated by external modulators at 8.5 Gbit/s. Low input powers of -14 dBm and -6 dBm for the set and reset signal, respectively, are sufficiently enough for the operation; The ON/OFF switching operation of the output was measured with a rising/falling time of about 40 ps.
The proposed AOAD is the combination of logic gates which are cascaded together to give specific functions of the decoder. All the logic gates are based on injection-locking properties of FP-LD. According to the analytical data, WDs of 0.04 nm and 0.08 nm are chosen for the specific logic gates because all the gates are considered as switching application type. The output of AOAD has contrast ratios of above 27dB in spectrum domain, clear waveforms, and clear eyes diagrams with good bit error rate (BER) at the data rate of 10 Gb/s. The proposed AOAD has several advantages, such as simple structure, low cost, and low bias current (below 19 mA) compared to other optical technologies. AOAD can be used as address controller in optical memory or in any other place where data bus in/out need to be controlled.
In the future, the work in the dissertation can be extended into two directions; realizing more logic blocks and building systematic theoretical analysis. In order to save time and cost to realize specific optical logic block which satisfies the pre-defined requirements, both more systematic theoretical and experimental analyses should be confirmed in advance. For the future applications, the thesis shows the proposal of all-optical access gate (AOAG) with all-optical SR flip-flop (AOSRFF) and all-optical address decoder (AOAD) to form an all-optical memory (AOM) which may be a good choice to resolve the “memory-wall” problem in electronics computer.
본 논문에서는 주입잠김 (injection-locking) 특성에 의한 파장천이 (wavelength detuning: WD) 효과를 분석한다. 광 모듈의 출력신호의 성능은 단일모드 페브리 페롯 레이저 다이오드 (SMFP-LD)를 이용한 optical logic block의 주입전력, 히스테리시스 폭(HW), ON/OFF 명암비(OOCR), rising/falling time ($t_R/t_F$)등에 의해 결정된다. 기본적인 해석적 데이터를 통하여 SMFP-LD 기반 특정한 광모듈을 실현하기 위한 요구조건을 만족하는 WD 의 적정범위를 예측할 수 있다. 또한 이 해석적 분석 데이터를 통하여 최상의 성능을 도출하기 위한 최적 값의 WD를 구할 수 있다. 특히, 이러한 최적값의 WD는 all-optical set-reset flip-flop (AOSRFF)와 all-optical address decoder (AOAD)와 같은 응용에 적용될 수 있다. 본 논문에서 출력 모드라 함은 단일 입력의 경우, 각 SMFP-LD의 self-locked 모드 또는 두 개의 입력의 경우, 그 중 하나의 입력에 가까운 사이드 모드를 의미한다. 주입 잠금이나 dominant 또는 probe beam 을 억제하는 등의 광 모듈 조절기능을 얻기 위하여 여러 입력 파라메타가 다른 광 모듈의 출력신호특성을 미리 예측할 수 있으면 광모듈 설계자는 설계과정에서 시간과 비용을 크게 절감할 수 있을 것이다.
해석적 데이터 분석으로부터 다음과 같은 중요한 정보를 얻을 수 있다. 동일한 모드 조건에서, WD가 클수록 SMFP-LD를 잠그기 위해서 더 큰 주입전력이 요구된다. WD가 더 커질수록, 반응하는 히스테리시스 폭은 더 커진다. 또한 추가 beam이 출력 모드에 추가 된 경우, HW는 더 좁아지며 OOCR은 더 낮아진다. 또한 출력 신호의 rising/falling time에 대해서 optimum WD가 존재한다. 모든 입력조건이 변하지 않는 상황에만 optimum WD는 고정되고, 만약 input 조건이 변한다면 이것은 바뀌게 된다. 예를 들어 추가적인 beam이 출력 모드에 더해진다면 추가적인 beam의 WD는 변하게 되거나 추가적인 beam의 파워가 변하게 된다. 쌍안정성 (bistablility) 특성을 이용하여 SMFP-LD는 다음 두 가지 타입의 optical logic block에 응용된다. 첫 번째는 플립-플롭에 응용 하는 것 이다. 이러한 응용을 위하여 필요한 적절한 WD는 넓은 range를 가지는 dynamic input power를 제공하여야 한다. 두 번째 응용은 switching 소자이며 동작속도가 주요 이슈가 된다. 다시 말해서 적절하게 WD를 조절함으로써 rising/falling time을 줄여서 결국 switching time을 단축할 수 있다. 필요한 rising/falling time에 따라 요구되는 WD의 범위가 결정 된다. 가장 작은 값의 rising/falling time을 얻기 위해서 측정된 WD 범위로부터 최적의 WD를 찾을 수 있다. SMFP-LD의 분석적인 데이터를 바탕으로 본 논문에서 0.12nm WD가 flip-flop 응용을 위해 좋다는 것을 발견했으며 0.04nm 나 0.08nm 는 switching 소자 응용을 위해 적합함을 발견했다.
본 논문에서 두 가지 응용소자가 제안되었으며 실험적으로 증명되었다. 즉, 완전광 SR플립-플롭(AOSRFF) 그리고 완전광 어드레스 디코더 (AOAD)이고 이는 각각 앞서 설명한 플립-플롭과 스위칭 소자에 해당한다. 실험적으로 측정/분석된 데이터를 바탕으로 두 가지 응용소자를 위한 최적의 WD가 선택되었다. AOSRFF 과 AOAD는 완전광 메모리 (AOM)의 가장 핵심적인 부분으로, 전자 컴퓨터의 “memory-wall” 문제를 해결할 수 있을 것으로 기대된다. 문헌이나 발표된 연구결과에 따르면, 자연적인 광학 성질 때문에 광학 memory cell은 전자부품보다 외형적인 크기가 매우 크다고 알려져 있다. 하지만 슈퍼컴퓨터나 의료 장비에서처럼 크기보다는 속도, 대역폭, 전자기 간섭/방사 (EMI/EMR), data transparency등의 특성이 더 중요한 요소가 될 수 있다.
제안된 SR 플립-플롭은 쌍안정성 (bistabilit) 특성과 FP-LD의 주입잠김 특성을 기본으로 한다. AOSRFF는 set과 reset조건 아래에 동시에 inverted되거나 non-inverted된 출력신호를 제공한다. 실험적 분석을 통하여 0.12 nm의 WD 값이 선택되었다. 여기서 set과 reset pulses 는 8.5 Gb/s 외부modulators를 사용하여 생성하였다. Set 과 reset 신호용으로 -14 dBm 와 -6 dBm정도의 낮은 입력 파워도 소자작동에 충분한 조건이 된다. ON/OFF 스위칭 출력 동작은 약 40ps의 rising/falling 시간으로 측정하였다.
제안된 AOAD는 디코더의 특정 기능을 제공하기 위해 cascade상태로 연결된 논리 게이트들의 조합이다. 모든 논리 게이트들은 각FP-LD의 주입잠김 특성들을 기반으로 한다. 분석 데이터에 근거하여, 모든 게이트들이 스위칭 응용소자 타입이라고 여겨지기 때문에 특정 논리 게이트들의 경우 0.04nm 와 0.08nm의 WD가 선택되었다. AOAD의 출력은 스펙트럼 상에서 27dB 이상의 ON/OFF 명암비, 명확한 파형, 및 10 Gb/s의 데이터 속도에서 양호한 비트 에러율 (BER)를 가지는 eye diagram을 보여준다. 제안된 AOAD는 다른 광학 기술들에 비해서 간단한 구조, 낮은 비용, 낮은 바이어스 전류 (19mA 이하) 등 여러 가지 장점들을 보여주고 있다. AOAD는 광학 메모리에 혹은 데이터 버스의 입출력의 조절이 요구되는 부분에서 어드레스 컨트롤러로 사용될 수 있다.
추후 본 논문의 연구는 두 가지 방향, 즉, 더 많은 로직 블록들을 구현하는 부분과 또 보다 체계적인 이론적 분석을 구현하는 부분으로 확장될 수 있다. 미리 정의된 요구 사항을 만족하는 광학적 로직 블록을 구현하는데 시간과 가격을 절감하기 위해서 철저한 실험적 분석과 이론적 분석이 미리 선행되어야 한다. 향후 응용을 위해, 본 논문은 all-optical access gate (AOAG)을 제시하고 있으며, 이를 위해 컴퓨터의 "메모리 벽"의 문제를 해결하기 위한 all-optical memory(AOM)를 구성하기 위하여, 완전광 SR 플립-플롭(AOSRFF)인 AOAG와 all-optical address decoder(AOAD)를 조합하였다.
