In this thesis, characteristics of junctionless FinFETs implemented on junction-isolated Si bulk substrate have been considerably analyzed with Sentaurus TCAD simulation tool. The bulk device had smaller effective channel fin thickness thanks to pn junction between channel fin and under fin ensuring better gate controllability. As channel fin concentration was increased, bulk device showed better performance. When channel fin width was decreased enough, gate control is enhanced as channel fin thickness was increased; the guideline for device design was suggested. We proved that subthreshold swing can be enhanced as under fin concentration is increased. However, too abrupt junction due to high under fin concentration induced band-to-band tunneling. Therefore, we showed that there is an optimum point in respect of under fin concentration. We also showed that threshold voltage can be effectively changed by back bias modulation. Furthermore, inevitable FOX over-etch problem and Trapezoidal shape channel effect were successfully verified.
In the second work, the the necessity of Junctionless-Accumulation-Mode (JAM) FET was introduced and the necessity of spacer for demonstration of device was discussed. Finally, in-depth analysis on spacer materi-al effect on device was conducted.
본 논문에서는 Sentaurus TCAD 시뮬레이션 툴을 사용하여, 접합격리를 이용한 실리콘 벌크 기반 상에 제작된 핀구조 무접합 트랜지스터의 특성에 관하여 심도 있게 분석하였다. SOI 소자 대비 벌크 소자는 채널 핀과 그 아래의 언더 핀 간의 pn 접합에 의해 두 핀 사이에 공핍층이 형성 되고, 때문에 유효한 채널 두께가 감소하게 되어 더 개선된 게이트의 컨트롤이 가능하게 한다. 채널 핀의 농도가 증가할수록 상기 효과에 의해 SOI 소자 대비 벌크 소자의 특성이 확연히 개선 된다. 또한 이 과정에서 실제 소자 제작에 있어서의 디자인 가이드라인을 제시하였다. 언더 핀의 농도가 증가함에 따라서 제반 소자 특성이 개선되는 것을 확인하였지만, 상당히 두 핀 간의 농도 차가 너무 클 때에는 제너 터널링에 의해 누설전류가 발생하여 소자 특성이 악화되므로 너무 큰 언더 핀 농도는 좋지 않으며 채널 핀과의 최적 관계가 중요하다. 본 소자는 벌크 특성에 의해 백 바이어스에 의해 문턱전압 조절이 가능함과 동시에 실제 소자 제작 시에 발생하는 여러 문제들에 대하여 논의되었다.
두 번째 연구로는 기존의 무접합 트랜지스터의 단점을 극복할 JAM 트랜지스터를 소개하고, 스페이서가 매우 필요함을 언급하였다. 이 때 무접합 트랜지스터와 달리 JAM 소자에서 스페이서에 따른 소자 특성의 변화에 대하여 처음으로 분석하였다.
