In this paper, an energy-efficient ADC-assisted time-to-digital converter(TDC) is presented.
The proposed TDC operates in two steps, first in time-domain by using a delay-line TDC and second in voltage-domain by using a SAR ADC. The time residue of the first stage is converted to voltage using a switch-based time-to-voltage converter(T2V) which eliminates the need for a large output impedance current source that is necessary in conventional T2V. To improve the linearity of the proposed T2V, a pseudo-differential time-domain signaling method is presented in order to remove the even harmonics. A prototype chip fabricated in 65nm CMOS achieves 630fs of time resolution at 120Msps while consuming 3.7mW from a 1.2V supply. The figure of merit is 244fJ/conversion-step, the best among recently published high-speed TDCs.
이 논문에서는 전력 효율적인 ADC를 이용한 시간-디지털 변환기(TDC)가 소개되어있다. 제안된 TDC는 2단 구조로 되어 있는데, 1단에서는 시간축에서 지연선 TDC를 이용하여 변환을 하고 2단에서는 전압축에서 SAR ADC를 이용하여 변환한다. 1단의 잔여정보는 시위치 기반의 시간-전압 변환기(T2V)를 통해서 전압으로 변경되는데, 이는 기존의 T2V에서 필요로 했던 높은 출력 저항의 전류원이 필요하지 않은 구조이다. 선형성을 증가시키기 위해서 시간축의 의사 차동 신호를 제안하였고, 이를 통해 짝수차 하모닉을 제거하였다. 만들어진 칩은 65nm CMOS 공정에서 630fs 시간 해상도를 갖고, 120Msps에서 동작하며 3.7mW을 1.2V 전압원에서 소모한다. FOM은
244fJ/conversion-step으로, 최근 발표된 고속 TDC중 최고의 성능을 보인다.
