In this study, an analog digital converter (ADC) for a low power Infrared (IR) readout integrated circuit (ROIC) was discussed. In general, a pipelined ADC has been used in IR applications. However, the level of power consumption of pipelined ADC is quite high. To resolve this problem, a successive approximation register (SAR) ADC which consumes lower power than pipelined ADC with same resolution and same sampling rate was designed.
Typically, the ROIC for the IR applications requires high resolution to read the accurate current signal. In the SAR ADC, it needs more capacitors in order to achieve high resolution. However, the increment of the capacitor leads to increment of power consumption of the SAR ADC. Therefore, I designed the 12-bit resolution SAR ADC with the 2-bit determine integrator for IR applications.
The proposed integrator was designed to sense the integrated signal into three-signal
level (Large, Middle, Small) and then it generated digital outputs according to each signal level. The operation of proposed integrator which senses three-signal levels was verified by the simulation and the measurement.
The performance of 12-bit SAR ADC was evaluated by measuring the Signal-to-Noise
and Distortion Ratio (SNDR). It showed the SNDR of 43.6dB and the ENOB of 7.0-bit. The
ENOB of fabricated 12-bit SAR ADC was rather lower than expected ENOB (12-bit) because
parasitic capacitors and resistors which generated from layout reduced the SNDR.
기존 적외선 ROIC 에서 Pipelined ADC 의 경우 높은 Power 소모가 문제가 되었다.
따라서 이를 해결하기 위해 Pipelined 보다 저전력 구조인 SAR ADC 설계를 통하여
적외선 ROIC 의 저전력화를 구현 하였다.
적외선 영상센서 모듈의 경우 적외선 센서로부터 나오는 신호를 정확히 읽어 들이기
위해서는 높은 Resolution 이 요구되는데 SAR ADC 의 경우 Resolution 을
높이기 위해서는 Capacitor 의 수가 증가해야 한다. 하지만 Capacitor 의 증가는 SAR ADC 의 Power 소모를 높이게 된다. 따라서 12-bit SAR ADC 와 적분 중 미리 신호영역을 구분하여 2-bit 을 결정하는 적분기를 제안하고 설계 및 측정하였다.
제안한 적분기는 적분 중 신호를 미리 Large, Middle, Small 영역으로 나누어 각
영역에 해당한 Digital Output 을 출력하도록 설계하였으며 실제 제작된 Chip 측정을
통해 Simulation 결과와 동일하게 신호가 분류됨을 확인 하였다.
12-bit SAR ADC 의 경우 실제 제작된 Chip 을 측정하여 SNDR 은 43.6dB, ENOB 이
7.0-bit 임을 확인 하였다. 목표한 12-bit 보다 다소 낮은 ENOB 이 측정 되었는데 이는
Layout 에서 발생하는 Parasitic capacitors 와 resistors 에 의해 SNDR 이 감소한 것이라 예상된다.
