Multi-function, high data rate, low power, and small size. This trend has leaded the electrical engineer-ing for the last two decade, and mainly the improvement of the silicon process has made it possible. The world market in smartphones has accelerated the competition between the smartphone companies, and it also made customers’ demand go higher. For multiple functions, many chips should communicate each other. For the high data rate, chips should transfer lots of data at a time. Traditionally, metallic lines have been used for the interconnection between chips on PCBs, such as FR4, Duroid, and so on. But one lane has the bandwidth limitation, and it means that many parallel lines are needed for the high data rate between two chips. This causes the circuit complexity, the power loss, and the serious cross talk because many lines should be all in the limited area on a PCB. Many study groups have been researching on wireless interconnections as the alternatives to solve the problems of the wire interconnections. Optical interconnection is one of the popular methods to interconnect wirelessly between chips due to its benefits, such as the wide bandwidth and the high power efficiency. But it is not proper to the commercialization due to the high cost and the inability of integrating laser sources into silicon wafers. RF coupling interconnection, such as a capacitive coupling method, has the characteristics of the wide bandwidth and the low power consumption. But it can be used only in the very short distance (~um) and the vertical arrangement of chips. However, RF wireless communication using antennas is suitable for the chip-to-chip communication in a distance of 10cm in terms of the reasonable energy efficiency and the wide bandwidth. Especially, using the millimeter-waves, the wide bandwidth can be achieved more easily and the antenna size can be reduced smaller than in other low frequencies.
Antennas are the key block for the RF wireless chip-to-chip communication. The radiation efficiency and the gain are important parameters due to the system power efficiency. These parameters can alleviate the power burden of the power amplifier which consumes most power of a system, and consequently the system can have the high power efficiency and be used in a long time with a battery. For this, an antenna can be fabricated on low-loss PCBs, such as Duroide, TLY, or LTCC. But in this case, called Off-chip antenna, the antenna size is normally bigger than a chip. Furthermore, it needs the impedance matching with the end stage of a chip, which is normally the power amplifier output, through the wire bonding or the flip-chip bonding. But these methods can limit the bandwidth even though an antenna has a wide bandwidth. Therefore, the off-chip antenna is not suitable for the chip-to-chip communication due to the additional cost and the bandwidth limitation. However, On-chip antenna, which is fabricated by the back-end-of-line (BEOL) process on a silicon wafer, can be fabricated with other RF blocks at one silicon fabricating process, and this leads to the high cost efficiency. Also the on-chip antenna can have a small size due to the high relative permittivity of the silicon substrate. But it has disadvantages, such as the low radiation efficiency and the low gain, due to the lossy silicon substrate and the high relative permittivity of the silicon substrate. But it is still suitable for the chip-to-chip communication for the short distance below10cm.
In this thesis, we propose the slow-wave mode dipole on-chip antenna, which is fabricated by using the BEOL process of the TSMC 0.18um standard low-resistive Silicon CMOS process. The slow-wave struc-ture is formed by the bottom metal layer shaped as a fishbone. The dipole antenna is made up of the top metal layer, and the length is 1mm. Even though the physical length of the dipole is 1mm, the electrical length is 2.5λ, which means that the size reduction efficiency is around 69.5%. The measured results show that the average gain is -1.4dBi and the impedance bandwidth is 28.9% (65~87GHz), which are suitable for the high data rate chip-to-chip communication.
다양한 기능과 높은 전송 속도, 저전력, 작은 사이즈. 이 트렌드는 지난 20년간 전자기술을 이끌어왔고, 실리콘 공정의 발달이 핵심적으로 이들을 가능하게 하였다. 스마트폰 세계 시장은 스마트폰 회사들 간의 경쟁을 심화시켰고, 소비자들의 욕구는 날로 더 높아졌다. 다양한 기능성을 갖추기 위해서는 많은 칩들이 서로 정보를 주고 받아야 한다. 높은 전송 속도를 위해서는 이 많은 칩들이 한 번에 많은 양의 정보를 주고 받아야 한다. 기존에는 칩들 간의 정보 전송을 위해 FR4나 Duroid 같은 PCB 위에 패턴을 한 금속 선로를 이용하였다. 하지만 하나의 전송 선로는 주파수 밴드폭의 제한을 가지기 때문에, 두 칩 간의 높은 전송 속도를 위해서는 많은 수의 병렬 선로를 사용해야 함을 뜻한다. 기능의 다양화를 위해 많은 수의 칩을 사용하면 제한된 작은 면적에 많은 수의 병렬 선로가 있어야 하므로, 회로의 복잡도를 야기한다. 또 주파수가 올라감에 따라 신호의 파워 손실과 심각한 혼선이 발생한다. 이러한 문제점을 대체하기 위해, 많은 그룹들이 무선 통신을 연구하고 있다. 광학통신은 광대역 특성과 높은 파워 효율로 인해 칩 간 통신으로 널리 각광받고 있는 분야이다. 하지만 높은 비용문제와 광원이 실리콘 상에 집적되지 못하는 문제는 상업화 측면에서 적합하지 않다. 캐패시턴스 커플링과 같은 RF 커플링 방법의 경우, 상당히 넓은 밴드폭과 저전력 전송을 구현할 수 있는 장점이 있지만, um 단위의 아주 미세한 거리에서만 통신이 가능하고, 칩 간의 배치가 수직적인 경우로 한정되는 단점이 있다. 그에 반해, 안테나를 이용한 RF 무선 송수신 방법은 10cm 이내의 통신에서 높은 에너지 효율을 가지고, 밀리미터파 대역에서 광대역 특성의 만족과 작은 사이즈의 안테나 구현에 용이하기 때문에 칩 간 통신에 상당히 적합하다.
안테나는 RF 무선 송수신 시스템에서 핵심요소이다. 안테나의 방사효율과 이득은 시스템의 파워 효율 측면에서 중요한 변수로 적용된다. 이 값들은 시스템에서 가장 전력소모가 심한 파워 앰프의 파워 부담을 줄여줄 수 있고 시스템의 파워 효율을 높일 수가 있으며, 이는 곧 배터리를 사용하는 시스템의 사용시간을 늘려줄 수 있음을 뜻한다. 이러한 이유로 Duroid나 TLY, LTCC와 같은 고성능의 기판을 사용하여 안테나를 제작할 수 있다. 하지만 이런 off-chip 안테나의 경우, 대개 안테나의 크기가 칩보다 크다. 또 파워 앰프와 같이 RF 부분의 끝 단과 와이어 본딩이나 플립칩 본딩 등의 방법으로 연결할 경우, 임피던스 정합이 필요하고 이러한 과정에서 안테나 자체가 광대역 특성을 가지더라도, 전체 시스템에서 밴드폭의 제한이 발생할 수 있다. 그러므로, 안테나를 따로 제작해야 하는 비용과, 칩과의 연결에 추가적으로 드는 비용과 노력 등을 고려하면 off-chip 안테나는 칩 간 통신에 적합하지 못하다. 그에 반해, 실리콘 공정에서 각 요소들 간의 연결을 위해 제공되는 금속 라인 공정을 이용한 on-chip 안테나는 다른 RF 회로와 같은 공정을 사용하기 때문에, 안테나 제작에 별도의 추가 비용이 발생하지 않아서 전체 시스템 제작 비용 절감에 상당히 유리하다. 또한 실리콘의 높은 비유전율로 인해 안테나의 사이즈를 매우 작게 만들 수 있는 장점이 있다. 하지만 실리콘의 저 저항성으로 인한 파워 손실과 높은 비유전율로 인하여 방사 효율과 이득이 낮은 문제점 또한 가지고 있다. 그러나 이는 10cm 이내에서 통신이 이루어지는 칩 간 RF 무선 송수신의 경우에는 여전히 매력적이고 적합한 방법이라 할 수 있다.
본 논문에서, slow-wave 모드를 이용한 on-chip 다이폴 안테나를 제안하고, TSMC사의 0.18um 공정을 이용하여 제안된 안테나를 설계 및 제작하였다. Slow-wave 구조는 마치 생선 뼈와 같은 모양을 하고 있으며, 주로 가장 아래쪽의 금속 층에 형성되어 있다. 다이폴 안테나의 경우는 가장 위쪽 금속 층에 형성되어 있으며, 길이는 1mm이다. 다이폴 안테나의 길이가 물리적으로는 1mm지만 전기적으로는 slow-wave 구조로 인해 2.5λ 가 된다. 이는 69.5%의 사이즈 감소 효과가 있음을 뜻한다. 측정된 평균 이득은 -1.4dBi이고, 밴드폭은 22GHz(28.9%)이다. 이는 고속 전송을 타겟으로 하는 칩 간 통신에 적합한 성능이라 할 수 있다.