Space applications such as space shuttle and satellites require radiation-tolerant application-specific integrated circuits. Outer space contains many radiation sources, including the Van Allen belt, solar flares, and cosmic rays. When complementary metal-oxide-semiconductor (CMOS) integrated circuits are operated in a radiation environment such as outer space, they are subjected to numerous types of anomalies. In severe cases, these radiation-induced anomalies can cause a system to lose all functionality.
Among these radiation-induced anomalies, the total ionizing dose effect, which corresponds to long-term accumulated radiation damage, generally worsens the performance of CMOS integrated circuits by altering the characteristics of the n-type metal-oxide-semiconductors (n-MOSFETs) contained in the circuit. Therefore, space CMOS integrated circuits for long-term missions should have radiation-tolerant characteris-tics for n-MOSFETs in order to mitigate or eliminate the total ionizing dose effects.
In the n-MOSFETs, the total ionizing dose effects arise from the trapping of radiation-induced holes at the silicon-silicon dioxide interface by the existing electric field. Furthermore, according to recent reports, n-MOSFETs fabricated by a deep sub-micron process using the gate oxide with a thickness of less than 10 nm are possible to have two kinds of leakage current paths by radiation-induced trapped fixed charges. The problems underneath the gate oxide tend to disappear, as radiation-induced holes are not trapped in thin oxides with thickness of less than 10nm; they are only trapped in thick oxides such as sidewall oxides and isolation field oxides. As a result, the radiation-induced leakage current paths are formed along the sidewall isolation oxide and underneath the isolation field oxide, causing greater system noise and power consumption.
Several transistor layouts have been reported and evaluated for the purpose of eliminating these radiation-induced leakage current paths. Among these layouts, the enclosed layout transistor (ELT), which is widely investigated owing to its high radiation-tolerant characteristic, performs well, even with a very high total dose of radiation up to 30 Mrad (SiO2). However, the ELT has a few trade-offs. The ELT has limitations with regard to the width over length (W/L) ratio, complex W/L ratio modeling, asymmetrical geometry, and larger gate capacitance. The limitation with regard to the W/L ratio-it is impossible to make a W/L ratio smaller than 2.26-is a major concern in analog circuit designs such as image sensor readout integrated circuits, which often use a small W/L ratio. In addition, the larger gate capacitance is a significant concern for digital circuits, because it increases the timing delay and thus reduces the upper limit of the clock frequency. Therefore, with the enclosed layout, very-high-speed digital systems thus far remain unrealized for radiation-tolerant circuits.
To overcome these drawbacks in the ELT, the new dummy gate-assisted (DGA) n-MOSFET layout is proposed. The DGA n-MOSFET is designed in a methodology called hardening by design which is possible to use advanced CMOS device fabrication technology. In the DGA n-MOSFET layout, radiation-induced leakage currents are settled by suppressing the generation of trapped fixed charges on the sidewall oxides and by adopting p+ layer. This study evaluates the radiation-tolerant effectiveness of a new DGA n-MOSFET layout through a device simulation and radiation exposure experiment. Vg-Id simulation results of the DGA n-MOSFET layout showed the effectiveness of eliminating radiation-induced leakage current paths. Further-more, radiation exposure experiment results obtained with the fabricated DGA n-MOSFET layout also showed good performance with regard to the total ionizing dose tolerance. Furthermore how the DGA n-MOSFET layout supplements the drawbacks in the ELT is discussed.
Moreover, to acquire design capability of the DGA n-MOSFET, the width over length (W/L) ratio model of the DGA n-MOSFET is proposed. The DGA n-MOSFET inherently does not have analytical solution for its effective W/L ratio. Therefore the W/L ratio of the DGA n-MOSFET is approximated by using two trapezoidal structures which has analytical solution of the W/L ratio. Furthermore, the proposed W/L ratio model is well matched with numerical simulation result and measurement result.
The proposed DGA n-MOSFET is applied to a source follower circuit for evaluating the applicability of the DGA n-MOSFET to circuitry. Fabricated source follower designed with the DGA n-MOSFET works properly even after 1 Mrad (Si) of gamma radiation exposure whereas the source follower designed with the conventional DGA n-MOSFET lost its functionality.
Finally, the DGA n-MOSFET is applied to the read out integrated circuit (ROIC) for infrared focal plan array. The ROIC is designed as direct injection type with skimming capability. The designed ROIC is fabricated through Magna&Hynix 0.35 micron technology. The fabricated ROIC designed by the DGA n-MOSFET work properly even after exposed to 1 Mrad (Si) of gamma radiation.
최근 인공위성은 국방분야, GPS, 미사일 추적, 통신, 일기 예보, 산불 감시, 지도 제작 등 다양한 분야에서 활용되고 있다. 이처럼 인공위성의 활용도가 높아짐에 따라 우주 방사선에 의해 인공위성에서 발생하는 문제들 또한 관심이 커지고 있다. 특히 우주방사선에 의해 전자부품에 발생하는 문제들 중 누적 방사선 문제는 오랜 시간에 걸쳐 시스템에 누설전류를 형성시켜 최종적으로 시스템을 파괴하는 특징을 가진다. 정지궤도 위성이나 행성간 탐사 위성의 경우 위성 운용 기간이 상당히 긴 편이기 때문에 이러한 누적 방사선에 대한 고려가 반드시 필요하다.
과거에는 누적 방사선 문제를 해결하기 위하여 Layout Modify 기술을 이용한 Enclosed Layout Transistor 가 많이 이용되었다. Enclosed Layout Transistor는 누적 방사선에 대해 높은 내성을 가지고 있어 특히 많이 활용되게 되었다. 그러나 Enclosed Layout Transistor는 그 구조 자체 특성에 의해 몇 가지 제한 사항이 발생한다. 특히 2.26 이하의 W/L 비율의 구현이 불가능하고, 복잡한 W/L 비율 모델링, 큰 면적 소모, 큰 gate capacitance 등의 문제를 가진다.
이러한 Enclosed Layout Transistor의 한계점을 극복하기 위하여 본 연구에서는 Dummy gate assisted(DGA) n-MOSFET layout을 제안하게 되었다. DGA n-MOSFET layout 은 기존 Enclosed Layout Transistor의 문제점을 극복하게 된다. 먼저 2.26이하의 W/L 비율의 구현이 가능하여 아날로그 집적회로 설계 시 존재하였던 제한사항을 해결하였고, Enclosed Layout Transistor 에 비하여 작은 gate capacitance 를 가지게 됨으로써 디지털 회로 설계 시 발생하는 속도 저하를 해결하였다. 또한 Enclosed Layout Transistor 에 비하여 상대적으로 작은 면적을 차지하게 되고, 대칭성을 확보하였다.
제안된 DGA n-MOSFET layout 에서는 p+ layer 와 dummy gate 를 이용하여 Source 와 Drain 을 Sidewall oxide 로부터 완전히 분리시킴으로써 방사선에 의해 발생가능 한 누설 전류 경로를 모두 차단하였다. 이는 3차원 시뮬레이션을 통하여 검증되었으며 또한 Magna & Hynix 0.35 μm 공정을 이용하여 실제 제작하고 방사선 조사 실험을 통하여서 검증되었다.
먼저 제안된 DGA n-MOSFET은 Silvaco 사의 ATLAS 시뮬레이터를 이용하여 내방사선 특성을 검증하였다. 기존 n-MOSFET과 DGA n-MOSFET을 ATLAS 시뮬레이터 상에 설계하고 누적 방사선에 상응하도록 Sidewall oxide를 따라서 Fixed charge density 값을 증가시켜가며 시뮬레이션 하였다. 시뮬레이션 결과, 기존 n-MOSFET은 Fixed charge density가 증가함에 따라 누설전류가 수 micro ampere까지 증가하는 반면 DGA n-MOSFET은 전혀 누설전류가 발생하지 않았다. 따라서 이러한 시뮬레이션 결과를 바탕으로 DGA n-MOSFET이 내방사선 특성을 가진다고 예상할 수 있다.
방사선 조사 실험 시 누적 방사선 목표치를 산정하기 위하여 SPENVIS 시뮬레이터를 이용하여 인공위성에서 받는 누적 방사선 값은 도출하였다. 목표 인공위성 궤도는 특히 TID에 취약한 것으로 알려진 정지궤도 위성으로 상정하였으며, 임무 수행기간은 일반적인 기대 수명인 5년으로 설정하고 진행하였다. 또한 위성을 감싸고 있는 알루미늄 두께는 일반적으로 사용하는 2 mm 두께로 설정하였다. 시뮬레이션 결과 정지궤도 위성은 주로 전자에 의한 누적 방사선 값이 주를 이루었고 나머지는 양성자에 의해 발생하였다. 전자와 양성자에 의해서 발생하는 최종 누적 방사선 수치는 1 Mrad(Si)로 도출되었으며, 이를 바탕으로 본 연구에서는 누적 내방사선 목표치를 1 Mrad(Si)로 상정하였다.
방사선 조사는 원자력 연구소의 Cobalt 60 에서 발생하는 감마선을 이용하였다. 방사선 조사 시에는 최악의 조건을 상정하여 게이트 전극에만 VDD를 인가하고 소스, 드레인, 바디에는 GND를 인가한 상태에서 조사하였다. 누적 방사선 값은 300 krad(Si), 500 krad(Si), 1 Mrad(Si)로 증가시켜 가며 조사하였다. 이때 방사선 조사 율은 모두 100 krad/h로 일치시켰다. 방사선 조사 실험 결과 제안된 DGA n-MOSFET layout 은 1 Mrad(Si)까지 정상적으로 동작되는 것이 확인되었다. 따라서 제안된 DGA n-MOSFET의 내방사선 특성이 방사선 조사 실험을 통하여 검증되었다고 볼 수 있다.
DGA n-MOSFET은 기존 n-MOSFET과 다르게 channel 영역이 직사각형 형태로 이루지지 않아 DGA n-MOSFET에 맞는 별도의 W/L 비율의 모델이 필요하다. 본 연구에서는 사다리꼴과 직사각형 구조를 이용하여 DGA n-MOSFET의 channel 영역을 근사화 하고 모델링 하였다. (LDotanθ)/2 > D 의 조건을 만족할 시에는 두 개의 사다리꼴 사이에 직사각형을 추가하여 모델링하고 그렇지 않은 경우에는 두 개의 사다리꼴의 직렬 연결 형태로 모델링 하였다. 제안된 W/L 비율 모델은 3차원 시뮬레이션을 통하여 검증되었는데, 검증 결과 약 -0.4 % ~ 1.4 % 사이의 에러를 가지는 것으로 확인되었다. 또한 실제 제작된 소자의 측정결과와의 비교에서는 -3 % ~ 5 % 사이의 에러를 가지는 것으로 확인되었다. 이러한 결과를 바탕으로 제안된 W/L 비율 모델이 실제 활용에 있어서 적합하다고 결론 지을 수 있다.
최종적으로 제안된 DGA n-MOSFET은 Skimming 회로를 동반한 Direct Injection type 의 적외선 카메라를 위한 신호취득회로에 적용되어 그 효용성이 검증되었다. DGA n-MOSFET을 이용하여 제작된 신호취득회로는 1 Mrad(Si)의 감마선 조사 후에도 정상 동작하는 반면, 기존 n-MOSFET을 이용하여 제작된 신호취득회로는 방사선 조사 후에 제대로 동작하지 못하는 결과를 얻었다. 따라서 이를 바탕으로 DGA n-MOSFET을 이용한 적외선 카메라에 사용되는 신호취득 회로의 누적 내방사선 구축이 정상적으로 이루어짐을 확인하였으며, 이를 바탕으로 DGA n-MOSFET 이 다른 집적회로에 적용하여 누적 내방사선 구축에 활용될 수 있음을 알 수 있었다.
