For the multi-band CMOS hybrid-EER power amplifier (PA) for mobile application, a triple-band CMOS power amplifier is designed and, to compensate nonlinearity of the supply modulated structure, a common-gate voltage modulation (CGVM) on-chip linearizer is integrated in the circuit. To support multi-band/multi-mode operations, the hybrid-EER is implemented with the multi-mode envelope amplifier (EA) and the multi-band power amplifier. The designed PA is fabricated with CMOS process and fully integrated the EA and the PA on a single chip.
Firstly, the proposed triple-band PA is applied two techniques to operate multi-band operation with a power-cell resizing and a multi-tap transformer. To operate optimum class-E mode, the required capacitance and inductance are realized with parasitic capacitance of power cells and the variable inductance of a transmission line transformer (TLT) using multi-taps with supply voltage biasing. The designed PA operates 800 MHz and 1.9/2.3 GHz with high power added efficiency (PAE) of 40/45/37 % and output power of 28/29.6/26.5 dBm.
Secondly, the nonlinearity of the supply modulated scheme is generated with the nonlinear output capacitance and the variation of the output resistance as a function of the supply voltage. This nonlinearity produces AM-to-AM and AM-to-PM distortions and the third-order intermodulation (IM3) distortion. To improve the nonlinearity, the CGVM scheme is applied to the gate bias of the common-gate stage of the cascode amplifier in the designed PA. The on-chip linearizer is integrated with a linear regulator using an OP-AMP. The shaped envelope can control the common-gate stage operated in the saturation region to keep the load resistance constant value. To apply the proposed technique, the linearity are improved 4.5 dB (WCDMA) and 3 dB (LTE) signals.
Thirdly, the multi-band CMOS H-EER PA is designed in a single chip using CMOS process for 3G and 4G mobile applications. The input/output matching networks are integrated on a chip. The designed PA is the first H-EER PA with the EA and the PA in a single chip. The output power are the 26 dBm for WCDMA signal at 1.9 GHz and 23/22 dBm for LTE signal at 0.8/2.3 GHz and the PAE are 27 % for WCDMA signal at 1.9 GHz and 27/23 % for LTE signal at 0.8/2.3 GHz.
Finally, the high efficient voltage-mode class-D PA is implemented for all digital transmitter for future wireless applications. To improve linearity, the delta-sigma modulation is applied for EDGE and CDMA signals. The envelope delta-sigma modulation is used for narrow bandwidth signal EDGE and the bandpass delta-sigma modulation is applied for more wide bandwidth signal CDMA. The periodic signal test have a 75 % drain efficiency (DE) and 45 % PAE at 800 MHz with a 14 dBm output power and the modulation signal test have a 62 % DE for EDGE signal and 55 % DE for CDMA signal.
휴대 단말용 다중 대역 전력 증폭기에 대한 연구는 현재의 통신 시스템과 이전 세대의 통신 시스템을 모두 지원해야 하기 때문에 많은 관심을 받고 있다. 다중 대역을 지원하기 위해 여러 개의 전력 증폭기를 선택적으로 사용 하거나 매칭 회로를 선택적으로 사용하는 크고 복잡한 구조의 방법으로 해결 하고 있다. 이러한 문제점을 해결하고자 하나의 전력 증폭기로 다중 대역을 지원 하는 연구를 하였다. 또한 전력 증폭기는 일반적으로 화합물 반도체로 구현을 하는데 다른 디지털 회로와 아날로그 회로와의 집적화를 위해 CMOS 로 구현 하는 것을 연구 목표로 삼았다. 그래서 나는 CMOS 다중 대역 전력 증폭기를 설계 하였고 또한 휴대 단말기의 배터리의 용량이 제한 되어 있으므로 고효율의 전력 증폭기를 구현 하였다. 효율을 증가 시키기 위해 hybrid-EER 구조를 사용 하였고 이 때 전원 전압을 포락선 정보에 의해 변화 시킬 때 발생하는 비선형성을 개선 하고자 하였다. 비선형 커패시 턴스와 낮은 전원 전압일 때 공통 게이트 단의 선형 영역에서의 동작을 보상하고자 공통 게이트의 게이트 전압을 포락선 정보를 개선하여 전원 전압과 함께 변화 시킴으로써 공통 게이트 단이 포화 영역에서 동작 하도록 하는 공통 게이트 전압 변조 기법을 적용하여 선형성을 증가 시키는 연구를 하였다. 이렇게 다중 대역 전력 증폭기를 hybrid-EER 구조에 적용 하고 이때 선형성을 증가 시키는 선형화기를 함께 집적화 하였으며 또한 WCDMA와 LTE의 다중모드로 동작하기 위한 고효율을 포락선 증폭기를 하나의 회로에 CMOS 공정을 사용하여 집적화 하였다.
디지털 회로의 발달로 수 GHz 영역에서 동작이 가능해 짐에 따라 디지털 송신기 또한 미래의 송신기로 구현 하기 위한 연구를 하였다. DSP에서 델타 시그마 변조 기법을 사용하여 디지털 비트 스트림을 증폭하기 위한 디지털 전력 증폭기를 거효율의 전압 모드 D급 증폭기를 설계 하였다. CMOS 공정을 이용하여 디지털 전력 증폭기를 설계 함으로써 앞으로 디지털 회로와 함께 완전 집적화된 CMOS 시스템 구현의 초석이 되었다.
다중 대역 CMOS H-EER 전력 증폭기는 0.8/1.9/2.3 GHz에서 동작 하였고 최대 출력 전력은 28/29.6/26.5 dBm이며 최대 효율은 40/45/37 % 이다. WCDMA와 LTE 신호를 인가 하였을 때 최대 평균 출력 전력은 23/26/22 dBm이며 이때 효율은 27/33/23 %이다. 선형화기를 사용 하였을 때 WCDMA 신호는 4.5 dB ACLR 성능이 개선 되었고 LTE 신호는 3 dB ACLR 성능이 개선 되었다. 디지털 전력 송신기는 800 MHz에서 동작 하였고 EDGE 신호는 800 MHz로 포락선 델타 시그마 변조 방식으로 코드화 하였고 CDMA 신호는 3.2 GHz로 대역통과 델타 시그마 변조 방식으로 코드와 하였다. 주기 신호 일때의 효율은 75 % 이고 EDGE 신호일때는 65 % 이며 CDMA 신호에서는 55 %의 고효율을 얻었다.
