Analysis of timing constraints is an essential part in developing real-time embedded software. Performing the timing analysis during the early development phases prevents timing violations and enhances software quality. In the development of real-time embedded software, UML timing diagrams can play a significant role since they can provide not only intuitive specifications for timing constraints, but also valuable information for verifying system requirements. However, as software complexity increases, modeling timing diagrams is becoming difficult and costly. We propose an automated construction approach of timing diagrams from UML sequence diagrams and state machine diagrams with MARTE annotations. The experiments on cruise control system are conducted. We demonstrate how the proposed approach can contribute to model inconsistency checking and generation of timed test cases.
실시간 내장형 소프트웨어 개발 시 시간제약사항 분석은 필수적인 사항이다. 시간제약사항 분석을 소프트웨어 개발 초기단계에서 수행할수록 시간제약을 위반하는 소프트웨어 개발을 방지하고 소프트웨어의 품질을 향상 시킬 수 있다. 실시간 내장 시스템 개발 시 UML 타이밍 다이어그램을 활용하면 시간 제약사항에 대한 정보를 직관적으로 명세 및 확인할 수 있고, 이를 시스템 요구사항 검증에 유용하게 활용할 수 있다. 그러나 소프트웨어의 복잡도가 증가함에 따라 타이밍 다이어그램 모델링 작성의 복잡도 및 작성에 소요되는 비용 또한 증가하고 있다. 본 MARTE 주석을 포함한 UML 시퀀스 다이어그램과 상태 머신 다이어그램 정보를 입력으로 받아 이로부터 자동으로 타이밍 다이어그램을 생성하는 기법 및 도구를 제안한다. 제안하는 기법을 자동 주행속도 유지장치 소프트웨어 예제에 적용함으로써 본 기법의 효과성을 보이며, 제안한 기법이 타이밍 다이어그램 일관성 체크 및 테스트 케이스 자동 생성에 어떻게 활용될 수 있는지 보인다.
