서지주요정보
A method for estimating EMI reduction and its application on a Fractional-N PLL based SSCG design = EMI감소를 평가하는 방법 및 이를 응용하는 Fractional-N PLL기반의 SSCG설계에 대한 연구
서명 / 저자 A method for estimating EMI reduction and its application on a Fractional-N PLL based SSCG design = EMI감소를 평가하는 방법 및 이를 응용하는 Fractional-N PLL기반의 SSCG설계에 대한 연구 / Duy Bien Yen Nguyen.
저자명 Nguyen, Duy Bien Yen ; Nguyen, Duy Bien Yen
발행사항 [대전 : 한국과학기술원, 2013].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8025532

소장위치/청구기호

학술문화관(문화관) 보존서고

DICE 13020

SMS전송

도서상태

이용가능

대출가능

반납예정일

초록정보

An accurate estimation of Electromagnetic interference (EMI) reduction is realized by a theoretical analysis. The proposed analysis allows to estimating EMI reduction in a straightforward manner from the predetermined modulation index and noise injection. The degradation in EMI reduction is directly correlated with the amount of injected noise in a SSCG. A statistic analysis of the state-of-the-art Fractional-N Phase Locked Loop (PLL) based SSCGs is presented to prove the validity of the proposed analysis. The estimation is matched to measurement results taken from the state-of-the-art Fractional-N PLL based SSCGs. Furthermore, a design example of N-fractional Phase Locked Loop (PLL) based SSCG is presented to prove the validity of the proposed analysis. The estimation of EMI reduction in the designed N-fractional PLL based SSCG is finalized by the loop bandwidth trade-off of noise injection. The measured EMI reduction of a designed N-fractional PLL based SSCG is matched to the proposed estimation value. For further study on the bandwidth trade-off issue, a new architecture of N-fractional PLL based SSCG without bandwidth trade-off is proposed.

본 연구는 SSCG 응용에 있어서 EMI 저감에 대한 정확한 평가 예측 방법에 중점을 두었다. EMI 저감에 대한 분석적 표현 전개가 가능하도록 변조된 클락 신호에 대한 특이한 분석이 이루어졌다. 이전에 보고된 것과는 다르게 제안된 분석은 편차나 잡음을 고려함으로서 정확한 예측이 가능하다. 제안된 방법은 가장 최근에 발표된 많은 논문의 Fractional-N 주파수 합성기 기반의 SSCG 그리고 Fractional-N 주파수기의 최적 설계에 대한 분석이 이루어 졌다. 출판된 SSCG 설계에 대한 통계적 분석과 설계 측정결과를 통하여 제안된 방법으로부터 얻은 결과가 일치함을 보였다. Factional-N 주파수 합성기 기반의 SSCG가 가지고 있는 주파수대역 성능 절충에 대한 문제를 해결하기 위하여 새로운 Fractional-N 주파수 합성기 기반의 SSCG를 제안하였으며, 이 제안된 구조는 잡음 성능이 최적화된 주파수 합성기 루프 대역폭을 이용하면서 정교한 삼각형 변조 프로타일을 생성한다. 제안된 SSCG는 독립적인 제어변수 즉, 변조 주파수, 세가지 변조 모드의 변조율에 대하여 효률적인 EMI 저감이 가능하다 비록 제안된 분석이 Fractional-N 주파수 합성기 기반의 SSCG들에 의하여 증명이 되었다고 할 지라고, 향후 이 밖의 다른 SSCG 논문과 비교하여 더 많은 평가가 이루어져야 하며, 제안된 SSCG 설계 에서 대역폭 mismatch 문제는 향후 연구 주제로 고려되어져야 한다.

서지기타정보

서지기타정보
청구기호 {DICE 13020
형태사항 vi, 64 p. : 삽도 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : Duy Bien Yen Nguyen
지도교수의 영문표기 : Sang-Gug Lee
지도교수의 한글표기 : 이상국
수록잡지명 : "A high-precision Spread Spectrum Clock Generator based on a Fractional-N Phase Locked Loop". Analog Integrated Circuit and Signal Processing, v.74.no.3, pp.661-665(2013)
수록잡지명 : "A low phase noise LC-VCO with Active Source Degeneration". Journal of Semiconductor and Technology Science, v.13.no.3, pp.207-212(2013)
학위논문 학위논문(박사) - 한국과학기술원 : 정보통신공학과,
서지주기 References : p. 56-60
주제 EMI reduction
frequency modulation
triangular modulation profile
spread spectrum clock generator
Fractional-N PLL
CMOS
Fractional-N 주파수기
EMI 감소
주파수 변조
삼각 변조 프로필
스프레드 스펙트럼 클록 발생기
QR CODE qr code