Poly-Si thin film for high performance TFTs has been widely studied for long time. Poly-Si TFTs are used for flat panel active matrix liquid display (AMLCD) panels and active matrix organic light emitting diode (AMOLED) displays. The performance of poly-Si TFTs is influenced by the grain size, grain boundaries, intra-granular defects and impurities. Among the many methods to obtain high quality poly-Si thin film, conventional furnace annealing in solid phase crystallization (SPC) usually requires high temperature and more than 10~20h for crystallization. Another method, excimer laser annealing (ELA), requires high cost equipment and process. Also, because this method uses re-crystallization after zone-melting for small area, it is not good for flat display of large area. To reduce the crystallization temperature and improve the crystallinity of poly-Si film, many methods such as metal induced crystallization (MIC), vapor-induced crystallization (VIC), metal induced lateral crystallization (MILC), field-aided lateral crystallization (FALC), microwave enhanced crystallization, and metal induced crystallization through a cap (MICC) have been investigated. In the VIC process, NiCl2 vapor was supplied on a-Si and the crystallization temperature was reduced to 480℃. However, the Ni content in the poly-Si film should be reduced to decrease leakage current.
In this study, we proposed a new crystallization process to reduced the residual Ni metal contaminant in the poly-Si thin film. First, a very thin film which has thickness of about 5nm was deposited and crystallized by VIC using NiCl2 source. Then, about 45nm thick a-Si was deposited and crystallized using RTA process where the VIC poly-Si film acts as a seed layer.
Our process is simply named the (VIC+RTA) process. Finally, we have fabricated p-channel poly-Si TFT by each crystallized method and I-V characteristics of poly-Si TFTs have been analyzed.
A 5-nm thick a-Si film was deposited on the thermally oxidized Si wafer by hot-wire chemical vapor deposition (HWCVD) at 200℃, and crystallized by the VIC process at 557℃ for 5h while varying the amount of NiCl2 source as source supplying time condition. The source temperature of the NiCl2 was 530℃ and was transported from the source zone to the annealing zone as a vapor phase by N2 gas flow. After removing a surface oxide on the seed layer, a 45-nm thick a-Si film was deposited on the poly-Si seed layer by HWCVD at 200℃. This layer is called the top layer. The crystallization of the top a-Si layer was performed by the RTA process at 730℃ for 5min in Ar as an ambient atmosphere.
For the comparison, 50-nm thick a-Si films was depositied by HWCVD at 200℃, then crystallized using the VIC process or the RTA process only. The RTA process was carried out at 730℃ for 5 min, which was the minimum crystallized temperature under this process. In the case of the VIC process, the crystallization of a-Si film was performed at 557℃ for 5h with NiCl2 source material.
The grains by the RTA process are very small and irregular in the SEM image. In the case of the VIC process, the needle-like grains, which are characteristic of the VIC process when using NiCl2 are shown all over the films. Such grain growth is also confirmed in poly-Si film by the (VIC+RTA) process. Considering the needle-like grains as well as the crystallization temperature of the top layer as produced by the (VIC+RTA) process, it was thought that the top a-Si layer was crystallized with the help of NiSi2 precipitates that originated from the poly-Si seed layer. And the morphology of the poly-Si films using (VIC+RTA) process shows the larger grains than VIC process. The reduced Ni concentration in the poly-Si film should restricted the nucleation of the c-Si with NiSi2 silicide.
The crystallinity of the (VIC+RTA) processed poly-Si Thin films was better than the other crystallization process. This high quality poly-Si films resulted from the crystallization by the restricted Ni which acts as a nuclei for grain.
The Ni concentration in the poly-Si film by the (VIC+RTA) process was reduced to $1\times10^{18}cm^{-3}$. The contaminated metal was redistributed in over all poly-Si film during the RTA process, resulting in reduced metal contamination. The reduction in metal contamination can be helpful to achieve a low leakage current in poly-Si TFTs.
The surface RMS roughness of the (VIC+RTA) process was 0.614nm and is similar with VIC or RTA process. Flat surface of the films is beneficial to application to the channel region of TFTs, which improves the interface quality with the gate oxide and enables the fabrication of high performance TFTs.
P-channel poly-Si TFTs using each crystallization process have been fabricated. The p-channel poly-Si TFTs using the (VIC+RTA) process showed the maximum field-effect mobility of $131.9cm^{2}$/Vs at Vds=-3V and the subthreshold swing of 1.23V/dec. The off current under increasing reverse bias slightly increased from $1\times10^{-11}$A. The (VIC+RTA) process is a promising technology for high quality poly-Si film, which enables the fabrication of high mobility TFTs. In addition, it is expected that the poly-Si TFTs with reduced leakage current can be applied to the drivers and other circuits requiring a display device.
고성능의 TFT 소자를 위한 다결정 Si 박막의 연구는 오래전부터 연구되어져 왔고, 다결정 Si TFT는 AMLCD와 AMOLED 같은 평판 디스플레이에 이용되어진다. 다결정 Si TFT의 성능은 다결정 Si 박막의 결정립 크기, 결정립계, 결함 및 불순물 등에 의해 영향을 받는다. 고품질의 다결정 Si 박막을 형성하기 위한 여러 가지 결정화 방법 중, 일반적인 고상결정화(SPC)와 같은 경우 대게 높은 온도와 수 십 시간의 장시간 열처리 과정이 요구된다. 다른 방법으로, 엑시머 레이저 열처리(ELA)는 고가의 공정과 장비가 필요하다. 또한, 이 방법은 국부적인 영역을 zone-melting 시킨 후, 재결정화 과정을 이용하기 때문에 대면적의 평판 디스플레이에는 불리하다. 따라서 높은 결정화 온도를 낮추고, 다결정 Si 박막의 결정성을 향상시키기 위하여 금속유도결정화(MIC), 기상유도결정화(VIC), 금속유도측면결정화(MILC), 전계측면결정화(FLAC), 마이크로웨이브결정화, 덮개 층을 이용한 금속유도결정화(MICC)와 같은 방법들이 제시되었다. 기상유도결정화(VIC)에서는 NiCl2 소스가 기상 형태로 비정질 Si 박막에 공급되어 결정화 온도가 480℃ 까지도 낮아질 수 있다. 그러나 다결정 Si 박막 내에 Ni 금속이 잔류하게 되어 누설전류와 같은 단점이 나타날 수 있으므로, 잔류 금속을 줄이기 위한 노력이 필요하다.
본 연구에서는, 박막 내에 잔류하는 Ni 금속량을 줄이기 위한 새로운 결정화 방법을 제시하였다. 우선, 5nm 정도의 매우 얇은 비정질 Si 하부 층을 증착한 뒤, 이를 NiCl2를 이용하여 VIC 공정으로 결정화 하였다. 이렇게 VIC 공정으로 결정화된 하부 층이 seed layer로 작용하는 박막위로 45nm 정도의 비정질 Si 상부 층을 증착하고, 급속열처리(RTA)를 통해 최종 결정화를 진행하였다.
이 방법에 의한 공정을 간단히 VIC+RTA 공정이라 하고, 최종적으로 p-channel을 가지는 다결정 Si TFT를 제작하여, VIC 또는 RTA 공정으로 제작된 TFT와 그 특성을 비교하고 박막을 분석하였다.
실험방법으로, 5nm 하부 층은 200℃ 조건에서 HWCVD로 증착되었으며, VIC 공정은 557℃에서 5시간동안 NiCl2 소스 공급을 조절해가며 진행하였다. 소스 가열 온도는 530℃였으며 기상형태의 소스는 N2 flow에 의해 박막으로 공급되었다. 상부 층 결정화에 사용된 RTA 공정은 730℃에서 5분 동안 Ar 분위기에서 진행하였다.
특성 비교를 위해, 50nm의 비정질 Si 박막을 각각 VIC 또는 RTA 처리하였고, 사용되어진 조건을 위에서와 같다.
RTA 결정화에 의한 박막은 결정립의 크기가 매우 작고 불규칙하였으며, VIC 박막의 경우 NiCl2의 영향으로 침상형태로 자란 결정립이 방향성을 가지고 성장하는 것을 확인할 수 있었으며, VIC+RTA에 의한 박막은 seed layer가 NiCl2로 결정화 되었기에 결정립의 미세구조가 VIC와 비슷하면서도 박막 내 줄어든 Ni concentration으로 인해 결정화 핵생성이 제한되어 그 결정립의 크기가 크고 결정성이 우수하였다.
박막 내 Ni 금속량은 VIC+RTA 공정의 경우 그 농도가 $1\times10^{18}cm^{-3}$까지 줄어들었으며, 이는 상부 층 RTA 결정화시 seed layer에 존재하던 Ni이 상부 층을 포함한 전체 박막으로 재분배되면서, 단순히 전체 박막을 VIC 공정한 것보다 $10^{2}$order 정도 낮은 Ni 농도를 가질 수 있었다.
VIC+RTA 공정 처리한 박막 표면의 RMS roughness 값은 0.614nm로써 다른 결정화 박막과 큰 차이를 보이지 않았으며, 대체적으로 평탄한 박막으로 TFT channel로 적용 시 gate oxide와의 interface 특성이 우수하여 고성능 TFT 동작에 있어 유리할 것으로 생각된다.
제작된 p-channel TFT는 Vds=-3V 조건에서 $131.9cm^{2}$/Vs의 전계효과이동도, subthreshold swing 1.23V/dec, 역전압 바이어스된 상태에서 off current $1\times10^{-11}$A를 보이며, VIC 또는 RTA 공정으로 제작된 TFT 보다 우수한 전기적 특성을 나타내었다. 따라서 VIC+RTA 공정은 TFT 소자 제작에 있어, 누설전류를 줄이고 높은 전계이동도를 확보할 수 있는 디스플레이 소자 제작의 공정으로 기대된다.
