This dissertation presents a hardware design of high throughput, low latency preamble detector for 3GPP LTE physical random access channel (PRACH) receiver.
The main objective of this research is to reduce the detection latency time of LTE random access preamble detection procedure.
In typical configuration of LTE system, the network latency time is approximately 80ms for "Idle to Connected mode" and 14.5ms for "Dormant to Active state" transit.
And physical layer related latency consumes 8.5ms among these uplink network latency.
Therefore, we can improve the network latency performance by reducing the preamble detection latency time.
Reducing the preamble detection time also can extend eNB`s ability of supporting various cell size.
For larger cell, computational complexity for preamble detection will be increased due to increased number of used root sequences.
Therefore, efficient and low latency preamble detector can enable eNB to support these larger cell without performance degradation.
Reducing detection latency time also affects the PRACH burst period time and this means an eNB can locate PRACH subframes more frequently, so that the random access capacity of eNB can be increased.
In this dissertation, we will show the preamble detection flow with analytical formulation and analyze the effect of Doppler frequency on preamble detection.
The preamble detection performance using Zadoff-Chu (ZC) sequence is degraded due to Doppler effect and we using power delay profile (PDP) combining method to overcome this problem.
The presented PRACH receiver exploits pipelined structure to improve the throughput of power delay profile (PDP) generation which is executed multiple times during preamble detection procedure.
In addition, to reduce detection latency, we propose instantaneous preamble detection method.
The proposed preamble detection method can detect all existing preambles directly and instantaneously from power delay profile (PDP) output.
Therefore, preamble detection can be conducted directly from ordinary inverse fast Fourier transform (IFFT) output without any delay while conducting PDP combining.
Using proposed method, the worst case preamble detection latency time can be less than 1ms with 136MHz clock and even less than 0.5ms with 272MHz clock.
This means the proposed PRACH receiver can detect preambles from all PRACH configurations of 3GPP LTE specification even if every subframes have PRACH resources.
The latency performance of proposed PRACH receiver has been compared with previous researches.
And the proposed method shows better efficiency and latency performance compared to previous researches and even than commercial solutions.
The proposed PRACH receiver was revealed that it can achieve detection probability of Pd>99% and false alarm probability of Pfa<0.1% if SNR level was larger than SNR=-27.7dB approximately and this was satisfying the LTE uplink system requirements.
And for various channel environments including additive white Gaussian noise (AWGN) and multi-path fading (ETU70) channels, the miss detection ratio (MDR) performance of proposed PRACH receiver was satisfying the LTE system requirements even for severe Doppler effect.
The proposed PRACH receiver can be implemented with approximately 237k equivalent ASIC gates count or occupying 30.2% of xc6vlx130t FPGA device.
본 연구는 LTE 시스템의 상향링크의 수신기에서 랜덤액세스 프리앰블을 수신하고 그 정보를 검출하는 기능을 수행하는 랜덤액세스 물리채널(PRACH) 수신기의 수신 알고리즘과 하드웨어 구현에 대해 논하고 있으며
적절한 리소스를 사용하여 LTE 상향링크의 랜덤액세스 프리앰블을 최대한 빠르게 검출 하는 것을 가장 큰 연구의 목표로 설정하고 진행 되었다.
현재의 일반적인 LTE 상향링크 시스템에서는 단말장치가 전원이 켜진 후 랜덤액세스 과정을 거쳐 네트워크에 등록되는 과정인, "Idle 모드" 에서 "Connected 모드"로 전환 하는 것에 약 80ms의 시간이 소요되는 것으로 보고되고 있으며,
단말 장치가 이미 네트워크에 등록된 상태(Connected Mode)에서 데이터 송신(상향링크)의 재개를 위해 수행하는 "Dormant 상태"에서 "Active 상태"로의 전환은 약 14.5ms 정도의 시간이 일반적으로 필요한 것으로 알려져 있다.
이러한 지연 시간은 단말 장치의 네트워크 지연 시간으로 나타나게 되는데 일반적인 LTE 상향링크 구성에서 총 네트워크 연결 지연 시간 중에서 MAC계층의 프로토콜스택에서의 지연시간을 제외한,
물리계층에서의 랜덤액세스 프리앰블 자체의 송신과 프리앰블내의 정보 검출 및 해당 단말에 대한 응답(Response)을 보내주는데 필요한 지연시간은 약 8.5ms 정도로 보고 되고 있다.
따라서 상향링크의 랜덤액세스 물리채널에서의 랜덤액세스 프리앰블의 송신 및 검출 시간을 줄이는 것은 LTE 상향링크 시스템의 네트워크 지연 시간을 줄이고 시스템 성능을 개선하는데 기여할 수 있다.
또한 기지국이 관할하는 셀의 크기에 따라서 랜덤액세스 수신 처리를 위한 계산량도 크게 차이를 나타내게 되는데, 프리앰블의 검출 지연 시간을 줄일 수 있게 되면 많은 계산량을 필요로하는,
넓은 셀에서의 랜덤액세스도 무리 없이 처리가 가능하게 되어 해당 기지국의 지원 가능한 셀 크기를 개선하는 효과도 예상 할 수 있다.
그리고, 상향링크의 랜덤액세스 프리앰블의 검출 시간이 줄어들면 해당하는 만큼 랜덤액세스 채널을 상향링크에 더 자주 할당할 수 있게 되어 해당 셀에서의 랜덤액세스 시도에 대한 커버리지 성능도 개선되는 효과가 있다.
또한, LTE 시스템에서의 Zadoff-Chu (ZC) 시퀀스를 이용한 랜덤액세스 프리앰블의 검출 방법에서는 도플러(Doppler) 현상이 있는 경우 그 검출 성능이 열화가 되는데 본 연구에서는
랜덤액세스의 프리앰블 검출의 과정을 수식으로 유도하고 도플러(Doppler) 효과에 의해 검출 성능이 열화가 되는 현상을 수식을 통하여 설명하였으며
이를 해결하기 위한 방법으로 지연프로파일을 병합하는 방법을 제시하고 하드웨어로 구현 하였다.
본 연구에서는 연구의 결과로 짧은 지연시간을 가지는 랜덤액세스 프리앰블 검출기의 검출 방법과 그 구조를 제안하였다.
제안된 검출기는 파이프라인 구조를 채택하여 여러개의 채널지연프로파일(Channel Delay Profile)을 생성하는 처리능력(Throughput)을 개선하였으며
또한, 프리앰블의 검출시간을 단축하기 위해 생성된 지연프로파일(Delay Profile)로 부터 프리앰블의 아이디와 단말-기지국 사이의 시간오차를 즉각적으로 검출할 수 있는 알고리즘을 제안하였다.
제안된 프리앰블의 즉각적인 검출방법은
주파수 옵셋 또는 도플러효과에 의한 영향에도 강인하게 프리앰블을 수신할 수 있도록 하기위해 지연프로파일을 병합(Delay Profile Combining) 방법을 함께 사용하면서도
지연프로파일 출력으로 부터 즉각적으로 프리앰블의 검출이 가능하도록 하였다.
제안된 LTE 상향링크 프리앰블 검출 방법은 하드웨어로 구현되어 XILINX의 XC6VLX130T FPGA장치에서 30.2%의 리소스를 활용하여 구현될 수 있었으며 0.13um ASIC 공정에서는 237k 게이트의 면적으로 구현이 가능 하였다.
구현된 하드웨어는 136MHz에서 0.995ms, 272MHz에서는 0.498ms의 최대 검출 지연 시간을 가지며 이전의 연구 결과나 상용 솔루션의 결과와 비교하여서도 우수한 성능을 나타내었다.
구현된 하드웨어는 동일한 구조와 출력을 가지는 레퍼런스 C-모델을 이용하여 검증이 되었으며, C-모델을 이용하여 수행한 ROC(Receiver Operating Charateristic) 조사에서는 약 -27.7dB 이상의 SNR이 확보된다면
LTE 시스템에서 요구하는 검출능력을 (Pd>99%, Pfa<0.1%) 만족할 수 있는 것으로 조사 되었다.
또한 AWGN채널과 ETU70채널과 같은 다중경로채널(Multi-path Fading Channel) 및 주파수옵셋, 도플러효과에 대한 MDR(Miss Detection Ratio) 시뮬레이션 결과에서도
LTE 시스템에서 요구하는 성능 요건 (MDR=99% at SNR>-16.5dB (AWGN), SNR>-10.1dB (EUT70))을 만족하였다.
