NAND flash memory is a non-volatile memory with high density and low power consumption and utilized for portable storage devices such as USB flash drives, MP3 players, digital cameras, and etc.
Moreover, the sophisticated advantages of NAND flash memory are embedded by constructing solid-state-drive (SSD), a mass storage device consisting of a number of NAND flash memories.
Since SSDs have relatively high cost per bit, competitive edge on cost is not sharpen enough against hard disk drives (HDDs).
To overcome this weakness, large scaling and multi-level cell (MLC) technique are developed in an effort of decreasing the bit cost of SSDs.
However, the changes reduce the noise margin and grow the impact of the various sources of error in NAND flash memory, which leads to rise in the raw bit-error rate (BER) of the devices.
In this thesis, threshold voltage retention error solving method is proposed as highly reliable NAND flash memory for retention error.
Retention error is inavoidable degradation source of NAND flash memory, due to electron capturing and detrapping.
Conventionally retention problem can be controlled by updating data to another page periodically or access to operating system to get file writing time, but these works make NAND flash memory performance huge degrade.
However, it is widely research that channel model of NAND flash memory, especially floating gate transistor, and retention problem can overcome with observation and estimation.
Of couse, if there is no observation, we could not do anything, but many of NAND flash ECC has several short ECC module the reason why complexity issue, latency problem, and hardware cost.
In this manner, this dissertion devote to collect observation which is number of corrected information that changes 1 to 0 or 0 to 1, and based on observation find new optimal solution to make all component code can be decoded successfully.
This works may contribute on conventional ECC systems for adding simple algorithm to overcome retention problem.
NAND flash memory controller architecture can make this algorithm for arbitrary channel model to add look up table for matching number of error observation and optimal reference voltage.
Then this works give life expectancy for NAND flash memory reliability, low error rate such as 10^{-10}, with very small extra resource.
낸드 플래시 메모리 소자는 면적당 저장 비트수의 증가에 따라 미세 공정의 사용으로 셀 당 저장 비트수가 증가하는 추세이다.
따라서 저장 밀도가 점점 커지는데 이는 인접 셀 간의 거리를 단축시키고 그에 따라 노이즈나 간섭, 보존 오류에는 취약한 모습을 보여준다.
이를 해결 하기 위해 현재는 더욱 강력한 오류 정정 부호를 사용하여 낸드 플래시 메모리의 수명을 유지를 시켰다.
하지만 낸드 플래시 메모리의 수명은 쓰기/지우기 횟수에 따른 소자의 마모에만 연관 되어있는 것이 아닌 데이터를 작성 후 시간이 지남에 따라 저장되어있던 전하가 빠져나가 실제 값과 달라지는 현상 또한 수명에 영향을 끼치게 된다.
이러한 현상은 시간에 따라 로그 스케일의 형태로 영향을 끼치게 되는데 데이터를 작성후 6 개월 정도의 시간동안 거의 모든 보존 오류가 발생하게 된다.
기존의 오류 정정 부호는 이러한 보존 오류의 특성에 맞춰 설계 된 것이 아닌 주어진 오류를 고치는데에만 그 기능이 집중되어있다.
이 경우 데이터 작성 후 초기에는 오류 정정이 가능했지만 시간이 지나 그 데이터를 다시 접근하고자 할 때에는 초기보다 많은 오류가 발생해 오류 정정에 실패하고 데이터를 잃어 버리게 되는 현상이 발생 할 수 있다.
본 연구에서는 이렇게 시간이 지나서 오류의 개수가 증가하는 경우 시간에 따라 변화된 분포를 추정하여 시간이 지난 후에도 해당 데이터를 접근 할 수 있도록 하는 방법을 제시하고 그 성능을 분석 하였다.
최근 낸드 플래시 메모리에서는 읽고 쓰는 기본 단위인 페이지 전체를 하나의 오류 정정 부호로 보호하지 않고 짧은 부호 여러개로 나누어 사용한다.
이는 복잡도나 연산 지연시간 등의 이유인데 이러한 경우 하나의 페이지를 복호할 때에 단 하나의 구성 부호라도 복호에 실패 할 경우 페이지는 복호에 실패하였다고 선언을 한다.
하지만 낸드 플래시 메모리에서 위치에 관계 없이 모든 영역에 같은 영향을 끼치는 쓰기/지우기 횟수에 따른 마모 오류나 보존 오류의 특성에 따라 복호에 성공한 구성 부호나 실패한 구성 부호는 같은 문턱 전압 분포를 갖는다.
따라서 구성 부호중 복호에 성공한 것들을 모아 1에서 0으로 오류가 발생했지만 오류가 고쳐진 경우와 0에서 1로 오류가 발생했지만 오류가 고쳐진 경우를 바탕으로 해당 페이지의 문턱 전압 분포를 추정할 수 있다.
이렇게 문턱 전압 분포를 구하게 되면 그에 따른 최적의 기준 전압을 구할 수 있게 되고 그 기준 전압은 초기의 기준 전압보다 낮은 입력 비트 오류율을 야기시켜 복호를 재시도할 경우 성공 확률이 높아지게 한다.
이를 바탕으로 하여 본 논문에서는 구성 부호를 사용하는 BCH 부호에 대해서 보존 오류를 해결하는 방법과 그 성능 분석에 초점을 맞춰 진행 하였다.
그 결과 쓰기/지우기 횟수 4500회 상태에서 기존의 8 BCH 부호를 사용하였을 때 보다 3개월 가량의 수명이 증가 함을 알 수 있었다.
