Recently, a Linear-logarithmic CMOS Image Sensor (CIS) is widely used in many applica-tions such as automotive, surveillance, and medical applications due to the superior perfor-mance like a wide dynamic range, high sensitivity, and knee-point controllability. Particularly, the capability of image optimization at various light level conditions using a controllable knee-point is one of the essential advantages. However the linear-logarithmic CIS suffers from the high Fixed Pattern Noise (FPN) which arises from the non-uniform characteristics of the Transfer Gate (TG) transistor.
The main objective of this research is the characterization and correction of the FPN which is the important issue for the linear-logarithmic CIS, while maintaining the several ad-vantages. The previous approach models the response of each pixel with simple a parameter matrix and then calibrates the variation of each pixel. However, these approaches based on system-level algorithm usually does not account for the detailed device level characteristics. So the conventional approach generates a FPN peak at a linear-logarithmic transition region, and incapable of FPN correction under varying Transfer Gate (TG) bias conditions.
In this thesis, to solve these problems of the conventional FPN correction approach, the FPN characteristics are analyzed from the perspective of device performance and related phys-ics, and then a new FPN correction scheme is proposed.
Proposed FPN correction scheme is realized by introducing a new the weighting factor of the photo-response variation at the transition region and the correction constant which is calculated from the relation between the TG bias and the photodiode junction capacitance.
The prototype sensor is fabricated by using a 0.13μm CIS technology to evaluate the proposed FPN correction scheme and compared with the conventional approach. The FPN is measured by the standard deviation across an image under a uniform illumination. The meas-ured FPN characteristics of the proposed scheme showed a 50% improvement at the linear-logarithmic transition region and a 70% improvement under the varying TG bias condition com-pared to the conventional FPN correction approach, while keeping the wide dynamic range and high sensitivity characteristics.
Consequently, the results of the proposed FPN correction scheme are formed to be very promising for the wide dynamic range and high performance CMOS image sensor applications.
최근 Image sensor의 시장은 mobile camera 와 디지털카메라 및 감시 카메라, 의료용 내시경, automotive 등의 많은 분야에서의 영상 기기의 사용으로 인해 그 수요가 급증하고 있다. 광학 렌즈를 통해서 image sensor의 수광 면에 영상이 맺히면 각 화소에 들어온 빛을 감지하여 이 빛의 세기에 비례한 전기적 신호를 차례대로 출력하는 것이 image sensor의 역할이다. Image sensor 기술은 크게, Charged Coupled Device(CCD) 기반과 CMOS Image Sensor(CIS) 기반으로 양분화되어 있다. CCD 기반 센서는 저 잡음의 신호 출력과 화소 간의 균일성 등의 최적화 된 기술을 통해서 양질의 이미지를 제공하지만 높은 소비 전력과, 제한된 동작 속도, 집적화의 어려움 등의 단점을 가지고 있다. 이에 반해 CIS는 낮은 소비 전력과, 다양한 동작 모드 및 고속 동작의 가능, 집적화의 유리한 공정 등의 장점으로 인해 CCD 시장을 대체하고 있는 추세이다. 초기 Image sensor의 응용 분야는 mobile 카메라와 digital 카메라의 응용에 치우쳐 발전하는 경향을 보였지만 최근 감시 카메라, automotive 및 의료용 내시경 등의 다양한 분야로 확장되고 있다.
이와 같은 응용 분야의 확장은 인간의 눈과 비슷한 정도의 넓은 빛의 세기 영역에서 동작이 가능한 넓은 dynamic rage 특성을 요구한다. 일반적인 image sensor의 경우 60-70dB 의 dynamic range를 갖는 반면에 automotive, medical 등의 응용 분야에서는 안정성과 신뢰성을 위해100dB 이상의 dynamic range를 요구하기 때문에 이에 대한 연구가 시급하며, 또한 활발하게 진행되고 있다. 넓은 dynamic range 특성을 구현하는 대표적인 방법으로는 이중 샘플링 방법, well adjustment 방법, logarithmic 응답을 이용 하는 방법, linear-logarithmic응답을 이용하는 방법 등이 있다. 이 중 linear-logarithmic 응답을 이용하는 방법은 single read-out 방식과 일반적인 4-transistor pixel 구조를 사용하면서 낮은 빛의 세기에서 높은 sensitivity를 가지면서도 넓은 dynamic range를 구현할 수 있다는 장점을 가지고 있다. 또한 linear response와 logarithmic response의 전환점인 knee-point를 Transfer Gate(TG) transistor의 전압을 통해 control 함으로써 환경에 따른 이미지의 최적화가 가능하여 최근 의료용 내시경 분야에서의 활용도가 높아지고 있는 추세이다.
하지만 각 pixel의 TG transistor사이의 특성 차이에 의해서 고정 패턴 잡음(Fixed Pattern Noise)가 발생하기 때문에 이를 줄이기 위한 보정 과정이 요구 된다. 일반적으로 linear 응답 영역은 Correlated Double Sampling(CDS) 방식을 통해 보정되며 logarithmic 응답 영역은 logarithmic 응답의 modeling과 image processing 방식을 통한 보정 방식이 사용된다. 이와 같은 보정 방식은 logarithmic 응답 영역의 FPN 보정 특성은 뛰어나지만 linear-logarithmic transition 영역에서 FPN peak가 발생한다는 점과 knee-point control을 위한 TG transistor의 전압 변화에 따른 FPN의 보정이 어렵다는 문제점을 가지고 있다.
따라서 본 논문에서는 0.13μm CIS 공정을 사용하여 일반적인 FPN 보정 방식을 실제로 구현하였고 FPN 특성을 분석하여 위에 언급한 문제점을 개선하는 새로운 FPN 보정 방식을 제안하였다. 고정된 TG transistor 전압 조건에서 linear-logarithmic transition 영역의 FPN peak를 개선하는 방식과 변화하는 TG transistor 전압 조건에서의 FPN의 보정하는 방식을 algorithm을 통해서 구현하였다.
제안된 FPN 보정 algorithm 을 통해서 linear-logarithmic CIS의 장점인 낮은 빛의 세기에서의 높은 sensitivity와 넓은 dynamic range를 그대로 유지하면서 기존의 FPN 보정 방식보다 개선된 FPN 특성을 나타낼 것으로 예상된다.
