서지주요정보
Digitally controlled RF CMOS power amplifier for polar transmitter = Polar 송신단용 RF CMOS 디지털 제어 전력 증폭기
서명 / 저자 Digitally controlled RF CMOS power amplifier for polar transmitter = Polar 송신단용 RF CMOS 디지털 제어 전력 증폭기 / Yu-Mi Lee.
저자명 Lee, Yu-Mi ; 이유미
발행사항 [대전 : 한국과학기술원, 2013].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8024652

소장위치/청구기호

학술문화관(문화관) 보존서고

DEE 13034

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

초록정보

The demand for wireless technology has dramatically increased in recent years. The cellular telephony throughout the country uses a number of standards including GSM, PCS-1900, and WCDMA. In addition, multiple standards have also emerged for wireless data such as 802.11a, 802.11b, 802.11g, and Bluetooth. Multiple standards have evolved for many reasons and consequently offer a variety of options for the end user. Integrated circuit technology has played a key part in this advancement, as have improvements at both the circuit and the system level. The ability of the technology to deliver high performance, low-cost electronics. The polar transmitter has emerged as a promising system-level approach to realizing efficient transmitter architecture. PAs for polar transmitters can be switching-mode amplifiers, which are much more efficient than linear PAs. The PAs may have constant input power, and the envelope information is loaded through regulators such as low voltage dropouts or dc-dc converters to control their supply voltages. However, those amplitude modulators in analog polar transmitters suffer from low efficiency and limited bandwidth. Digitally controlled PAs (DPAs), which have been proposed recently, can overcome these difficulties. In such a mixed-signal polar transmitter, the number of sub-PAs are activated or deactivated by digital control signals to realize amplitude modulation. Each sub-PA is implemented as an efficient switching PA. After linearity to meet EVM and mask performance, power efficiency is the most important specification for wireless transmitters. In most portable applications the transmitter is the highest power consuming block in the system because of the high power requirements of the PA. Since power levels in wireless transmitters tend to be highly variable, average efficiency tends to be a better metric of performance than maximum efficiency. The DPA has a high power and high efficiency theoretically, however there are some drawbacks to degrade power and efficiency. The research in the thesis focuses on power and efficiency of DPA and proposes some technique to overcome these drawbacks. In previous work DPA was comprised of a number of sub-PAs; thus, its layout could be more complex and bulky than conventional CMOS PAs. Parasitic components, especially resistances and inductances associated with the physical layout of a DPA, can seriously degrade its output power and efficiency. In proposed PA with digitally controlled current sources, the amplitude-modulated signal is generated by digitally controlling the number of current sources rather than the number of sub-PAs. The current sources are connected to the virtual ground of the PA. The RF part of the DPA can be implemented similarly to conventional RF CMOS PAs. Its compact layout induces less parasitic resistances and inductances. Thus, the power loss due to those components could be smaller than those in previous studies. Moreover various digitally-controlled current sources could be possible without modification of the RF circuits, since the RF part is ideally separated from the digital part by a virtual ground. One of the key issues to do this is to improve the efficiency in the low output power region. The DC current consumption in DPA is varied with digital control signal. In contrast, a conventional linear PA consumes even DC current without reference to power level. Though the DPA is more efficient than a conventional linear PA in low power, whose efficiency is decreased as power level. The optimum impedances of DPA as power level are different. In low power, the optimum impedance of the DPA is increased. A dual-mode output matching network is proposed as a means of improving the efficiency at low power. The design considerations of dual-mode output matching are power-handling capability and power loss. Since a CMOS has lower breakdown voltage than GaAs HBT, it is difficult to implement switches for impedance control. A proposed dual-mode output matching network has tunable primary inductor and capacitor connected secondary part of transformer. In order to reduce voltage stress of switches in off-state by connecting load control switch in between of a transformer. Moreover, it does not demand additional area, since an additional primary inductor is inside of the TLT.

최근 이동 통신 시스템의 개발이 활발히 이루어 지고 있다. 세계적으로 GSM, PCS-1900, WCDMA와 더불어 WLAN과 블루투스등 다양한 표준이 사용되고 있으며 다양한 표준들이 다양한 필요에 따라 사용자들에게 제공되고 있다. 회로 및 시스템 레벨의 집적회로 기술들은 이러한 발전의 핵심 요소 이며 이러한 노력으로 고성능, 저가격의 기술들이 사용 가능 해 졌다. 폴라 송신단은 고효율 송신단을 위한 시스템 레벨의 접근 방법이다. 폴라 송신단을 위한 증폭기는 선형 증폭기보다 효율적인 비선형 증폭기로의 설계가 가능하다. 이러한 비선형 증폭기는 일정한 크기의 RF 신호를 입력으로 받으며 포락선 신호는 dc-dc 컨버터나 LDO(Low voltage dropout)을 이용하여 증폭기의 전원 전압을 통하여 전달된다. 하지만 이러한 포락선 모듈레이터는 효율이 낮으며 대역폭이 제안된다는 단점이 있다. 디지털 제어 증폭기는 이러한 문제를 해결하는 구조로써 개별 증폭기를 포락선 정보가 담긴 디지털 신호를 통하여 제어함으로써 모듈레이션 신호를 구현한다. 이러한 개별 증폭기는 효율이 높은 비선형 증폭기로 설계 된다. EVM 및 spectrum 과 같은 선형성을 만족한다면 출력 전력과 효율이 이동통신용 송신단에서 가장 중요한 스펙이다. 일반적인 경우 전력 소모가 큰 전력 증폭기로 인하여 송신단의 전력 소모가 커진다. 또한 이동통신 시스템에서는 출력 전력의 변화폭이 크므로 일반적으로 최대 출력 전력에서의 효율이 평균 출력 전력에서의 효율보다 크다. 디지털 전력 증폭기는 이론적으로 고출력에서 고효율의 특성을 가지지만 출력 전력에 따라 효율이 낮아지는 특징이 있다. 본 논문에서는 이러한 단점을 극복하는 고출력 및 고효율 디지털 제어 전력 증폭기를 제안한다. 기존에 발표된 디지털 제어 전력 증폭기는 다수의 개별 증폭기를 사용함에 따라 일반적인 CMOS 전력 증폭기에 비해 레이아웃이 복잡한 단점을 가지고 있다. 따라서 기생 저항과 기생 인덕턴스로 인해 출력 전력과 효율이 감소 되었다. 제안하는 증폭기는 개별 증폭기를 디지털 신호로 제어 하는 대신 전력 증폭기에 연결된 전류원을 디지털 신호로 제어함으로써 RF 부분을 기존의 CMOS 전력 증폭기와 동일하게 구현하였다. 이러한 컴팩트한 레이아웃으로 기생 저항 성분과 기생 인덕턴스 성분을 줄이고 이로 인한 전력 손실을 줄였다. 게다가 제안된 방법은 전력 증폭기의 가상 접지에 연결된 전류원을 조절함으로써 RF 부분을 그대로 유지하며 디지털 부분의 회로에 다양한 변화를 줄 수 있다는 장점을 가지고 있다. 전력 증폭기 설계에서 중요한 문제 중에 하나는 저전력 효율을 높이는 것이다. 디지털 제어 증폭기에서 전류 소모는 디지털 제어 신호에 따라 변하며 Class-A와 같은 선형 증폭기는 출력 전력의 크기와 무관하게 일정한 전력을 소모한다. 이와 같이 디지털 제어 증폭기가 일반적인 선형 증폭기보다 저전력에서 효율이 높지만 여전히 출력 전력에 따라 효율이 감소하는 문제가 있다. 따라서 본 논문에서는 이중 모드 출력 정합단을 제안하여 출력 전력에 따라 전력 증폭기의 부하 임피던스를 가변 하여 저전력에서의 효율을 향상 시키고자 하였다. 이중 모드 출력 정합단은 파워 핸들링 능력과 전력 손실의 관계를 고려하여 설계 되었다. CMOS의 경우 GaAs HBT 보다 breakdown 전압이 낮으므로 증폭기에서 임피던스를 조절하는 역할로 사용하기가 어렵다. 제안된 이중 모드 정합단에서는 가변 변압기와 가변 캐퍼시터를 사용하여 임피던스를 변화 시켰으며 변압기 내부의 스위치 위치를 조절하여 전압 스트레스를 줄였다. 더욱이 추가의 인덕터가 변압기 내부에 위치하므로 추가의 실리콘 칩 면적이 사용되지 않는 장점도 가진다.

서지기타정보

서지기타정보
청구기호 {DEE 13034
형태사항 iv, 70 p. : 삽도 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : 이유미
지도교수의 영문표기 : Song-Cheol Hong
지도교수의 한글표기 : 홍성철
학위논문 학위논문(박사) - 한국과학기술원 : 전기및전자공학과,
서지주기 References : p. 65-68
주제 power amplifier
CMOS
WCDMA
dual-mode
polar transmitter
전력 증폭기
폴라 송신단
디지털 전력 증폭기
QR CODE qr code