서지주요정보
Implementation of optical logic gates and combinational blocks with multi-input injection locking in external cavity single-mode Fabry-Perot laser diodes = 외부 캐비티 단일모드 페브리-페롯 레이져 다이오드의 다중입력 주입 잠금 기능을 활용한 광논리 게이트와 조합 모듈의 구현
서명 / 저자 Implementation of optical logic gates and combinational blocks with multi-input injection locking in external cavity single-mode Fabry-Perot laser diodes = 외부 캐비티 단일모드 페브리-페롯 레이져 다이오드의 다중입력 주입 잠금 기능을 활용한 광논리 게이트와 조합 모듈의 구현 / Nakarmi Bikash.
저자명 Nakarmi, Bikash ; B. Nakarmi
발행사항 [대전 : 한국과학기술원, 2012].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8024583

소장위치/청구기호

학술문화관(문화관) 보존서고

DICE 12021

SMS전송

도서상태

이용가능

대출가능

반납예정일

초록정보

A novel approach of multi-input injection locking (MIL) through power management of input beams for the suppression of dominant modes in single mode Fabry-Perot laser diode (SMFP-LD) is realized and demonstrat-ed. Single-input injection locking (SIL), MIL and supporting beam injection locking (SBIL) phenomenon are demonstrated using the proper power management scheme. With this novel approach of power management, multi-function logic gates and digital combinational circuits utilizing MIL and SBIL, and all-optical ON/OFF switch utilizing SIL, are demonstrated at the input data rate of 10 Gbps. FP-LDs, used for the analysis of SIL, MIL and SBIL are specially designed in our laboratory, have the self-locked mode and exhibit the inherent multi-mode (MM) characteristics. As MMFP-LDs, SMFP-LDs show dif-ferent responses to the input beams injected to the side modes. When the external beam is injected close to any one of the longitudinal mode of the solitary FP-LD, the single mode operation at the self-locking dominant mode collapses. The injection locking on the selected mode by the external beam causes the change in carrier density which results red shift of cavity modes and hence the mode matching condition of the coupled cavities is distributed. The suppression of the dominant mode depends on the wavelength detuning of the SMFP-LDs and the power of the injected external beams. The wavelength detuning and required input beam power for injection locking are proportional to each other. Hence, the suppression of the dominant mode can be controlled with changing any of the parameter (either power of input beam or wavelength detuning), making another as a constant value. This technique facilitates the proposed SIL, MIL and SBIL principles. Based on these proposed principles of SIL, MIL and SBIL for suppressing the dominant mode of the SMFP-LD, simple, cost effective, and power effective ON/OFF switch; various logic gates and digital combinational circuits are demonstrated. This dissertation has focused on the logic gates implementation, especially for NAND and XOR logic gates (since NAND is one of the universal logic gates and XOR as one of the most widely used logic gates for imple-menting many important functions in the optical computing and networks) and digital combinational blocks. Various schemes for realizing logic XOR gate are demonstrated. All of the demonstrated XOR gates are based on the combination of other logic gates using Boolean algebra. Hence the logic configuration for XOR is com-plex. With the proposed idea of multi-input injection locking, XOR gate is demonstrated with the combination of NAND gate and the SMFP-LDs with SBIL and SIL, respectively which reduces the number of components needed for the realization compared to that of the realization of XOR gate using Boolean algebra. The required power for suppressing the dominant mode of the SMFP-LD was found about -5.04 dBm and rising-falling times of less than 45 ps were recorded. The proposed scheme requires fewer amounts of active devices, and associated components, resulting on simple in configuration, cost effective and power effective approach. Some digital circuits with the combination of logic gates such as half adder (HA) and digital comparator are also demonstrated which shows the feasibility of the proposed logic units for optical computing and networks. The half adder and logic gates can be used for optical computing, optical networks including optical header pro-cessing in future packet-switched networks, arithmetic logic units as a fundamental part for computing in CPU. All logic gates and digital circuits are demonstrated at the input data rate of 10 Gbps NRZ signal with PRBS of 231-1. Bit error rate (BER) and power penalty are measured for logic gates implementation and digital circuits. The maximum power penalty of about 1.3 dB at the BER of 10-9 was found among all of the implemented cir-cuits. As an application of SMFP-LDs and proposed different logic gates and combinational circuits, we have dis-cussed reconfigurable multi-functional optical unit for computing, air-fuel injection and power translation in automobiles and HVDC control, and label processing in optical signal processing.

본 연구에서는 외부 공진기를 갖는SMFP-LD의 자기주입모드를 억제할 수 있는 새로운 다중 입력 주입 잠금 원리를 제안한다. 단순 구조의 주입 잠금 형태의 일반적인 원리를 적용하여 여기서 제안된 구조는 여러 가지 광 논리 게이트 그리고 그것을 조합한 회로를 구현하는데 사용하는데 이러한 기본 회로는 광 신호 처리의 기초적인 부품이 될 수 있다. SMFP-LD 내에서의 주입 잠금의 다중 입력 상태는 입력 빔의 전력(광 파워)을 잘 조절하여 얻어진다. 본 연구에서 실험을 통해 임의의 모드의 주입 잠금을 위한 전력과 주 모드(dominant mode)를 억제하는 전력 사이에는 조절해야 하는 범위가 있다는 것을 알았다. 억제되지 않는 모드와 억제된 모드의 주입 잠금에 필요한 전력 조절 범위는 입력 빔의 파장천이 상태에 달려있다. 파장 천이를 다르게 함으로써, 필요한 입력 전력의 기준이 변화되므로 이로 인해 입력전력의 동적 범위가 바뀔 수 있다. 주 모드를 억제하지 않은 SMFP-LD의 최소 광 입력 전력이 11dB이고 파장 천이는 0.04nm이다. 입력 전력의 동적 범위가 넓어 질수록 SMFL-LD의 지배적인 형태 억제 없이 주입 될 수 있는 입력의 개수가 늘어난다. 단일 입력 빔으로 FP-LD의 주 모드를 억제 시키기에는 부족하므로 본 연구에서 제안하는 다중입력 주입 잠금 원리를 활용하여 NAND게이트를 구성해 보았다. 또한, 본 실험에서는 광 신호 처리와 광 전산에 핵심적인 논리 게이트 중 하나인 XNOR를 구성하였고 이는 다중입력 주입 잠금과 추가 빔을 사용하여 동작된다. XNOR 게이트의 특성를 입증하기 위하여 두 개의 SMFP-LD를 사용하였고, 그 중 하나는 NAND 게이트를 만드는 다중 입력 주입 잠금에 이용되고 다른 하나는 추가 빔을 만들기 위하여 필요하다. NAND 게이트 출력을 사용하여 XNOR를 구성하고 더 나아가 XOR을 구성한다. 이를 통하여 로직 게이트의 종속연결 특성을 실험해 볼 수 있다. 뿐만 아니라, 세 개의 입력으로 SMFP-LD의 주 모드를 조건적으로 제어(억제) 할 수 있으므로 결국 로직 게이트의 “Fan-in” 특성이 가능한 다중입력의 동작 실현이 가능해 진다. 두 개의 디지털 결합 블록, 반가산기 그리고 2-비트 비교기를 SMFP-LD를 사용해 입증할 수 있었고, 이것은 논리 게이트의 종속 연결 능력과 제안된 다중입력 주입 잠금의 특성을 부가적으로 증명할 수 있는 효과가 있다. 반가산기는 계산의 기본 능력 중 하나이며 NAND 게이트를 만든 후, 이것을 종속연결하여 반가산기의 출력을 얻게 된다. 2-비트 광 비교기 또한 여섯 개의 SMFP-LD를 이용하여 만들 수 있고, "<, =, >" 같은 세 가지 기본 출력을 얻을 수 있다. 본 연구에서는 제어신호를 갖는 게이트로 간주되는 새로운 구조의 ON/OFF 스위치를 제시한다. MMFP-LD와 SOA를 사용한 이전의 연구에서는 출력 빔을 안정화 시키기 위하여 추가적인 프로브 빔을 필요로 했지만, 본 ON/OFF 스위치에서는 이 추가 프로브 빔이 필요 없다는 장점을 가지고 있다. ON/OFF 스위치는 광학적으로 신호를 전달 및 제어하는데 유용하기도 하지만, 이 구조를 잘 수정하면 보다 큰 규모의 NxN 스위치로도 활용 가능하다. 모든 논리 게이트, 결합 블록과 ON/OFF 스위치는 10 Gbps 데이터 신호 입력으로 실험하였으며, 각각의 출력 파형과 파형의 상승하락 시간은 10Gbps, 16-비트 NRZ 자료로 측정되었다. 231-1의 10Gbps PRBS 신호로 전송된 출력 파형은 아주 좋은 Eye diagram을 보여주고 있고 11dB이상의 소광비와 출력 파형에서 45ps보다 짧은 상승하락시간이 측정되었다. 이 결과는 매우 우수한 성능을 나타내는 결과로 볼 수 있다. 현재의 결과는 10 Gbps 데이터 속도로 입증되었지만, 데이터 속도를 더 높은 값으로 올려 측정하는 것 또한 가능하다. 이러한 조정이 가능한 이유는SMFP-LD의 속도가 relaxation oscillation에 밀접한 관련이 있는데 이것은 또한 공진기의 길이, 주입된 전류, 주입된 광전력 등을 변화시켜 조절될 수 있기 때문이다. 이전에 제시된 다양한 광학 기술을 사용하는 대부분의 광 논리 게이트는 가격이 비싸고 높은 구동 전류가 필요하며 구조가 매우 복잡하다. 반면, 본 연구의 SMFP-LD와 다중 입력 주입 원리 사용 시 비용이 저렴해지고 구조 또한 단순해진다. FP-LD는 가장 저렴한 광 부품 중 하나이며, 동시에 자가 주입 잠금을 이용한 주 모드를 얻을 수 있으므로 추가적인 프로브 빔이나 구성요소가 요구되지 않고, 10mA의 구동 전류로도 충분히 FP-LD를 가동 시킬 만큼 효율적이다. 이 경우, -5 dBm의 입력 파워로 SMFP-LD의 주 모드를 억제 시키기에 충분하다.그러므로, 본 연구에서 제안된 로직 게이트의 구조는 광 신호 처리에 필요한 높은 가격문제, 과도한 전력소비 문제, 복잡한 구조의 문제를 극복할 수 있는 좋은 해결책이 될 수 있다. 그러나 SMFP-LD를 미세구조로 IC화 하는 문제는 앞으로 풀어야 할 숙제이다. 현실적으로 어떻게 IC화 할수 있는가 하는 문제에 대한 철저한 조사와 연구가 필요하며 더 나아가 SMFP-LD의 최대 입력 가능 수에 대한 연구가 더 필요할 뿐만 아니라, 실제 시스템 에 적용할 수 있는 응용연구는 추후 연구 주제로 고려해 볼 수 있을 것이다.

서지기타정보

서지기타정보
청구기호 {DICE 12021
형태사항 xi, 129 p. : 삽도 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : B. Nakarmi
지도교수의 영문표기 : Yong-Hyub Won
지도교수의 한글표기 : 원용협
수록잡지명 : "Realization of all-optical digital comparator using single mode Fabry-P". Journal of Lightwave Technology, v.29.no.18, pp.3015-3021(2011)
수록잡지명 : "Realization of all-optical multi-logic functions and a digital adder with input beam power management for multi-input injection locking in a single-mode Fabry-P". Optics Express, v.19.no.15, pp.14121-14129(2011)
학위논문 학위논문(박사) - 한국과학기술원 : 정보통신공학과,
서지주기 References : p. 112-120
주제 Single mode Fabry-P
multi-input injection locking
optical logic gates
optical digital half adder
optical digital comparator
단일모드 페브리-페롯 레이져 다이오드
다중입력 주입 잠금
게이트
조합 모듈
QR CODE qr code