A variable-precision distributed arithmetic (VPDA) multi-input multi-output (MIMO) equalizer is presented to reduce the size and power of 112Gb/s dual-polarization quadrature phase-shift-keying (DP-QPSK) coherent optical communication receivers. The VPDA MIMO equalizer compensates for channel dispersion as well as various nonidealities of a time-interleaved successive approximation register (SAR) based analog-to-digital converter (ADC) simultaneously by using a least mean square (LMS) algorithm. As a result, area-hungry analog domain calibration circuits are not required. In addition, the VPDA MIMO equalizer achieves 45% power reduction over conventional finite impulse response (FIR) equalizers by utilizing the minimum required resolution for the equalization of each dispersed symbol.
112Gb/s 이중편광 직교위상편이방식(DP-QPSK) 코히어런트 광 수신기의 크기와 전력소모를 줄이기 위하여 가변해상도 분포연산 다중입출력(VPDA MIMO) 등화기가 소개되었다.
VPDA MIMO 등화기는 최소제곱평균(Least Mean Square) 알고리즘을 이용하여 광 채널의 분산효과(Dispersion) 뿐만 아니라 축차근사 논리회로(successive approximation register) 기반의 시간 인터리브(time interleaved) 아날로그 디지털 변환기(Analog to Digital Converter) 가 가지는 각종 비이상성을 보상하여 준다. 따라서 결과적으로 면적소모가 큰 아날로그 영역의 보상회로가
필요치 않게 된다. 또한 VPDA MIMO 등화기는 각각의 수신된 심볼의 복원을 위해 최소한의 해상도만을 사용하여 기존의 유한 임펄스 응답 필터(Finite Impulse Response filter)보다 전력소모를 45% 줄였다.
